國立高雄大學電機工程學系(研究所)
碩士論文
覆晶封裝中底膠材料參數對電性失效之影響及改善研究
Study Underfill Material to Improve the Effect of Function
Fail for Flip Chip Packaging
研究生：張仲堯 撰
指導教授：吳松茂 教授
楊證富 教授
中華民國 一百零五 年 七 月
致謝
致謝
致謝
致謝
在經過同時兼顧學業、工作的求學生活，感謝吳松茂老師和楊證富老師在論文撰 寫上的悉心指導，指引我正確的研究方向，使我在這段時間獲益良多。並且感謝刁建 成教授與吳家慶副教授願意擔任考試委員，作為碩士論文的評比者亦不吝給予學術上 的意見與看法，讓我論文結構更加縝密，得以完整。 另外感謝日月光的楊宣郁、蘇億濃、陳奕廷、洪傳智、楊承諠同仁協助實驗並提 供相關知識及文獻，並感謝李俊輝主任、潘紀宏主任以及郭峻誠經理的指導與支持， 與所有部門長官同事對於我在學業和事務繁重的時期在工作上的協助，最終以完成本 論文。 最後，感謝我的家人在這段期間對我的包容與體諒，並全心全力的支持我，讓我 能在這兩年的學習生活中無後顧之憂，順利的完成學業。謹以此文獻給我親愛的家人。II 指導教授：吳松茂 教授 國立高雄大學電機工程所 指導教授：楊證富 教授 國立高雄大學化學工程及材料工程所 學生：張仲堯 國立高雄大學電機工程所 摘要 本研究針對覆晶封裝製程中造成積體電路(IC)電性失效之原因進行探討與分析， 在過程中發現底底膠材料參數的不同會影響底膠流動性之差異，為形成底膠孔洞的主 因，進而可能對電子產品產生影響，提高電性失效之風險。本實驗利用 ANSYS 建立 不同疏密度的焊錫凸塊組成之複合模組，並模擬其底膠在不同環境條件下之流動情形， 再透過實驗加以驗證，以確認模擬之準確性。 首先利用 ANSYS 模擬軟體對 U1~U5 五種膠材進行初步分析與評估，模擬結果發 現 U5 底膠材料有最佳的流動性。 然後在底膠差異實驗中利用真實產品進行底膠填充， 以超音波掃描儀偵出孔洞，並透過其 IC 的孔洞率作為指標評斷 U1~U5 五種膠材之優 劣。實驗結果為 U5 底膠材料有最低的孔洞率，結果與 ANSYS 模擬結果相符，證實 U5 底膠材料在流動性方面的表現優於其他底膠材料。之後在作業參數最佳化之實驗中， 比較同一底膠材料在不同溫度條件下的流動情形，模擬得出 U5 底膠材料在 105°C 時 的流動壓力分佈最為均勻，而實驗結果亦吻合模擬結果，以 105°C 底膠填充作業條件 具有最低的孔洞率。 由實驗結果可知本研究建立之模組可有效地模擬實際情形，而未來在評估新材料、 新參數時，能以模擬做為依據，減少成本支出並降低 IC 電性失效之風險。 關鍵字 關鍵字 關鍵字 關鍵字：：：：覆晶封裝覆晶封裝覆晶封裝、覆晶封裝、、底膠填充、底膠填充底膠填充、底膠填充、、電性失效、電性失效、電性失效電性失效、、底膠孔洞、底膠孔洞底膠孔洞、底膠孔洞、錫橋接、、錫橋接錫橋接錫橋接、、、、底膠模擬底膠模擬底膠模擬底膠模擬
III
Study Underfill Material to Improve the Effect of
Function Fail for Flip Chip Packaging
Advisor: Professor Sung-Mao Wu Institute of Electrical Engineering National University of Kaohsiung Advisor: Professor Cheng-Fu Yang Institute of Chemical and Materials Engineering
National University of Kaohsiung Student: Chung-Yao Chang Institute of Electrical Engineering National University of Kaohsiung
ABSTRACT
The topic for this paper is IC electrical failure analysis. The underfill void may be the key factor on IC electrical failure; it may caused by different primer material parameter with difference of underfill flow. Simulate underfill's liquidity situation in environmental condition with establish complex model for different coarseness of solder bumps formed by using "ANSYS" and evaluate this model accuracy by experiment on the real package.
To estimate 5 different underfill material (U1~U5) on underfill's liquidity by using ANSYS in the experiment of underfill material commonality, U5 shows the best performance on liquidity. SAT inspection for underfill void is the index to verify 5 different underfill liquidity performances in the experiment. The result shows the U5 underfill material has the lower failure rate detection of underfill void which means U5 have the best liquidity, the result of experiment is the same with ANSYS simulation. Comparison the liquidity of underfill material with different temperature in the parameter fine tune experiment, the result of simulation and experiment is the same; the U5 has the best performance on liquidity at 105°C.
Based on the result, the model can be used on new material and parameter evaluation. It is helpful on cost saving and reduce the risk on electrical failure of IC.
Keyword: Flip Chip Package, Underfill, Electrical Failure, Underfill Void, Solder Bridge, Underfill Simulation
IV
目錄
目錄
目錄
目錄
致謝... I 摘要... II ABSTRACT ...III 目錄... IV 表目錄... IX 第一章 緒論...1 1-1 前言 ... 1 1-2 覆晶封裝技術簡介 ... 2 1-3 文獻回顧 ... 3 1-4 研究背景和動機 ... 4 1-5 研究方法 ... 6 第二章 失效模式分析...7 2-1 失效分析手法 ... 7 2-1-1 非破壞失效分析 ... 7 2-1-2 破壞失效分析 ...11 2-2 失效原因分析與討論 ... 13 第三章 理論分析...18 3-1 底膠填充毛細現象理論 ... 18 3-1-1 達西定律 ... 18 3-1-2 膠材流動速度及滲透係數 ... 19 3-1-3 平板與焊錫凸塊間平均壓力差 ... 25 3-1-4 孔隙率 ... 27 3-1-5 底膠填充膠量 ... 28 3-2 底膠材料特性 ... 29
V 3-2-1 底膠黏度變化 ... 29 3-2-2 底膠硬化反應 ... 30 3-2-3 底膠邊際流動效應 ... 31 3-3 量測原理 ... 33 3-3-1 表面張力之量測方法 ... 33 第四章 數值模擬與實驗設計...34 4-1 模擬條件與環境 ... 34 4-2 建立模組 ... 35 4-2-1 單一焊錫凸塊模組 ... 35 4-2-2 不同疏密排列之獨立模組 ... 38 4-2-3 不同疏密排列之複合模組 ... 40 4-3 實驗設備與流程規劃 ... 42 4-3-1 覆晶底膠填充流程 ... 42 4-3-2 實驗流程 ... 45 第五章 結果與討論...49 5-1 理論模擬與實驗驗證 ... 49 5-1-1 模組模擬結果與討論 ... 49 5-1-2 實驗結果與模擬比較 ... 55 5-2 底膠填充參數研究 ... 58 5-2-1 模組模擬參數結果 ... 58 5-2-2 實驗結果與模擬比較 ... 60 5-3 結論 ... 64 5-3 未來研究方向 ... 65 參考文獻...66
VI
圖目錄
圖目錄
圖目錄
圖目錄
圖 1-1 無流動式底部封膠 ...2 圖 1-2 點膠式底部封膠 ...3 圖 1-3 斷路潛在風險之失效原因 ...5 圖 1-4 短路潛在風險之失效原因 ...5 圖 1-5 底膠孔洞(Underfill Void) 示意圖 ...6 圖 1-6 脫層(Delaminating)示意圖 ...6 圖 2-1 高倍率光學顯微鏡 ...8 圖 2-2 X 光透視檢查儀器 ...8 圖 2-3 X 光觀察下的影像，焊錫凸塊之間的銲錫橋接(Solder Bridge) ...9 圖 2-4 超音波掃描顯微鏡 ...9 圖 2-5 超音波反射式掃描(C-SAM)，圖中的白色圖像(圓圈內)表內部有異介質存在 ....10 圖 2-6 超音波穿透式掃描(T-SAM) ，圖中的黑色圖像(圓圈內)表內部有斷層存在 ...10 圖 2-7 研磨機與研磨用砂紙 ... 11 圖 2-8 化學破壞分析示意圖 ...12 圖 2-9 掃描式電子顯微鏡 ...12 圖 2-10 正常的 IC 量測結果 ...13 圖 2-11 電性失效的 IC 量測結果 ...13 圖 2-12 SAT 圖偵出結果，(左)正常的樣本(右)異常的樣本，反白區域表異物存在 ...14 圖 2-13 水平研磨後在 OM 下確認，發現有金屬殘留(圓圈內) ...14 圖 2-14 電子顯微鏡下的俯瞰圖(Top View) ...15 圖 2-15 電子顯微鏡下的側視圖(Side View) ...15 圖 2-16 能譜分析儀確認橋接的金屬主要成分為錫(Sn)元素 ...16 圖 2-17 樣本一之 X-section 圖，孔洞外型呈氣泡形狀，為空氣殘留形成之孔洞 ...16 圖 2-18 樣本二之 X-section 圖，孔洞外型呈氣泡形狀，為空氣殘留形成之孔洞 ...17 圖 2-19 樣本三之 X-section 圖，孔洞外型呈不規則形狀，為異物殘留形成之孔洞 ...17VII 圖 3-1 平板間完全擴展流示意圖 ...20 圖 3-2 焊錫凸塊間距示意圖 ...22 圖 3-3 不同接觸角下觸發三角跳躍的焊錫凸塊密度臨界 ...27 圖 3-6 孔隙率計算示意圖 ...28 圖 3-7 矩形縫隙形狀示意圖 ...31 圖 3-8 邊際管路示意圖 ...32 圖 3-9 液滴法示意圖 ...33 圖 4-1 ANSYS 12.0 模擬軟體 ...34 圖 4-2 中心低壓外圍高壓的區域容易造成回包 ...34 圖 4-3 焊錫凸塊建模側視圖 ...36 圖 4-4 單一焊錫凸塊模組全視圖 ...37 圖 4-5 單一焊錫凸塊模組俯視圖 ...37 圖 4-6 B 立方體焊錫凸塊排列示意圖...38 圖 4-7 C 立方體焊錫凸塊排列示意圖...38 圖 4-8 不同疏密排列之獨立模組全視圖 ...39 圖 4-9 不同疏密排列之獨立模組俯視圖 ...39 圖 4-10 緊密排列(左)與矩陣排列(右)複合模組示意圖 ...40 圖 4-11 不同疏密排列之複合模組全視圖 ...40 圖 4-12 不同疏密排列之複合模組俯視圖 ...41 圖 4-13 點膠路徑示意圖 ...41 圖 4-14 覆晶封裝底膠填充流程[20]...42 圖 4-15 志聖工業的高溫烤箱[20]...42 圖 4-16 PVA TEPLA 的電漿清洗機[20] ...43 圖 4-17 底膠填充作業流程 ...44 圖 4-18 日本武藏高科技公司的全自動點膠設備[20]...44 圖 4-19 研究實驗流程示意圖 ...45
VIII 圖 4-20 日本日立(Hitachi)的超音波掃描儀 ...45 圖 4-21 底膠材料 U1~U5 的黏度-溫度關係圖 ...47 圖 4-22 直接式烘烤(Direct Curing) 烘烤曲線示意圖 ...48 圖 4-23 階段式烘烤(Step Curing) 烘烤曲線示意圖 ...48 圖 5-1 流體流經單一焊錫凸塊之壓力變化 ...50 圖 5-2 不同滲透率空間之壓力分佈情形 ...51 圖 5-3 底膠 U1 模擬之壓力分佈圖，存在一個孔洞風險區 ...52 圖 5-4 底膠 U2 模擬之壓力分佈圖，存在數個孔洞風險區 ...53 圖 5-5 底膠 U3 模擬之壓力分佈圖，存在三個孔洞風險區 ...53 圖 5-6 底膠 U4 模擬之壓力分佈圖，存在數個孔洞風險區 ...54 圖 5-7 底膠 U5 模擬之壓力分佈圖，存在一個孔洞風險區 ...54 圖 5-8 底膠 U1 的填充結果 ...55 圖 5-9 底膠 U2 的填充結果 ...56 圖 5-10 底膠 U3 的填充結果 ...56 圖 5-11 底膠 U4 的填充結果 ...57 圖 5-12 底膠 U5 的填充結果 ...57 圖 5-13 底膠 U5 於 90°C 下壓力分佈模擬圖，存在一孔洞風險區 ...59 圖 5-14 底膠 U5 於 105°C 下壓力分佈模擬圖，存在一孔洞風險區 ...59 圖 5-15 底膠 U5 於 120°C 下壓力分佈模擬圖，存在數個孔洞風險區 ...60 圖 5-16 實驗 II 之 Cell 1 底膠填充結果，孔洞率為 5.6%...61 圖 5-17 實驗 II 之 Cell 2 底膠填充結果，孔洞率為 3.3%...61 圖 5-18 實驗 II 之 Cell 3 底膠填充結果，孔洞率為 1.1%...62 圖 5-19 實驗 II 之 Cell 4 底膠填充結果，孔洞率為 0%...62 圖 5-20 實驗 II 之 Cell 5 底膠填充結果，孔洞率為 10%...63 圖 5-21 實驗 II 之 Cell 6 底膠填充結果，孔洞率為 8.9%...63
IX
表目錄
表目錄
表目錄
表目錄
表 4-1 實驗 I 之各膠材特性比較表 ...46 表 4-2 實驗 II 之點膠溫度與烘烤條件對照表...47 表 5-1 一號模組之環境條件 ...49 表 5-2 二號模組之模擬設定條件 ...50 表 5-3 三號模組模擬條件表 ...51 表 5-4 實驗 I 各底膠實驗結果之列表 ...58 表 5-5 實驗 II 底膠 U5 之各溫度條件下黏度數值 ...58 表 5-6 實驗 II 各實驗結果之列表...64
1
第一章
第一章
第一章
第一章 緒論
緒論
緒論
緒論
1-1 前言
科技日新月異、變遷快速的時代，不論何種產業，為科技發展而須不斷提升公 司的技術力，以不致被科技時代的洪流所淹沒。因此，要如何能有效的改善產品 品質、提升市場競爭力，一直是業界與學界所研究的方向。半導體積體電路(Integrated Circuit, IC)製造業在全球的經濟地位上，扮演著舉 足輕重的角色，近半個世紀以來帶動了整個電子相關產業的蓬勃發展。但也不可 豁免地因應科技的進步、同業間的競爭，電子產品功能需求不斷增加，IC體積卻 要越發的輕薄短小，電子產業在發展同時也面臨了技術的瓶頸與挑戰。
因此具有高接點數與高時脈並且擁有最佳的晶粒散熱結構之覆晶封裝結構產 品(Flip Chip Package)便因而產生。覆晶(Flip Chip)有別於以往透過打線的互連模式， 而是採用焊料或金屬材質凸塊(Bump)進行連接。這種模式讓晶片與電路尺寸得以 縮減並進行最佳化調整，故能減低訊號的電感效應，以符合高速元件的需求。目 前最常應用於中央處理器、晶片組、繪圖晶片、記憶體、網路微處理器等高階產 品。 隨著行動裝置市場蓬勃發展，激勵低功耗與高效能的基頻晶片、應用處理器需 求大增，儘管打線封裝技術不斷演進、線寬有效縮微，已可應付晶片效能提昇所 帶來的高I/O（Input/Output，輸出入接腳）數需求，然而以打線封裝生產高腳數晶 片，產出效率顯然就成為廠商需面對的難題，覆晶封裝需求相對更能滿足在成本 與生產效益之間的平衡。據Tech Search預估，2012年時全球晶片總出貨量約1901 億顆，其中僅約15%採覆晶封裝製程，不過到了2017年時，預估全球晶片總出貨量 將成長至2435億顆，其中採用覆晶封裝製程的比重將拉高到21%。[1]
2
1-2 覆晶封裝技術簡介
覆晶接合技術源起於IBM在1960年代所推出，以蒸鍍法在晶粒(Chip)上製作凸 塊(Bump)，接著將晶粒正面翻覆朝下，由吸嘴吸住晶片背面後沾上助焊膏(Flux Paste)，同時將晶粒與基板對位，讓晶粒的凸塊置放於基板(Substrate)對應之焊墊 (Pad)上。將晶片與耐高溫的基板經過高溫迴焊後接合而完成。 基於可靠度以及降低製程風險的考量，會在晶粒與基板之間的間隙，進行底膠 填充(Underfill Dispensing)的製程。底膠填充作業是在晶片與基板之間的間隙填入 膠材，縫細填膠具有消除接點應力的功能，可保護晶片與基板避免因熱膨脹係數(Coefficient of Thermal Expansion, CTE)不同，熱脹冷縮時造成應力損壞接點或晶片
崩裂(Die crack)的情況發生。 覆晶封裝底部封膠方法分為兩大類[2]：無流動式底部封膠與點膠式底部封膠。 無流動底部封膠製程方法為：把封膠的膠材塗佈於基板上，將晶片放置於膠材上 方之後向下擠壓，在向下加熱擠壓的過程中會使封裝膠材流動填充於晶片與基板 之間 (圖 1-1)。點膠式底部封膠製程方法為：使用點膠的方式將封膠膠體填入晶 片與基板間的空隙，利用毛細力作用促使膠體向前流動 (圖 1-2)。當封膠膠材硬 化後，膠材可以抑制晶片與基板間的熱脹冷縮，提高凸塊與整體構裝的可靠度以 延長焊錫凸塊之疲勞壽命[3]。 圖 1-1 無流動式底部封膠 Needle Epoxy Substrate Substrate Epoxy Chip Bump
3 圖 1-2 點膠式底部封膠
1-3 文獻回顧
1997 年 Han 與 Wang[4]，針對底膠流體的接觸角進行實驗與模擬，以研究 底膠之表面張力與溫度之關係，得到實驗與模擬有所差異之結果，認為是模擬條 件中對焊錫凸塊造成之阻力有所低估，且接觸角的變化比預期更慢，造成估算表 面張力上的誤差。 1998 年 Hammami 等[5]提出當底膠流動經過焊錫凸塊密集區與無凸塊邊際 區域時，底膠在邊緣區域之流速會相對密集區域來的快速，導致底膠流體於流動 時呈現凹型前緣。 1999 年 Nguyen 等[6]，針對底膠填充的流動，使用不同的底膠與不同的焊錫 凸塊排列進行流場觀測，觀測出邊緣流體前緣比中間的流體前緣更為快速。 2000 年 Fine 等[7]，以內外不同比例焊錫凸塊密度，探討底膠填充的流動， 發現當中間焊錫凸塊密度減少時，則可避免邊際效應的影響，全區域焊錫凸塊的 流體前緣，比交錯排列和交錯間距的焊錫凸塊試片有更平滑的流體前緣。 2002 年 Young[8]，提出將平板與焊錫凸塊之間隔視為一多孔隙區域，將其假 設為修改型的 Hele-Shaw Model，且底膠流動為流率緩慢的黏滯流體，流動的過程 分解為晶片平板間與焊錫凸塊間的毛細力，再搭配平板間和焊錫凸塊間的滲透率， 經由達西定律即可預測底膠流動的速度。 2003 年 Young[9]，提出底膠流動中非等向性的毛細力研究，當底膠填充時斜 轉 45 度後，因為改變焊錫凸塊間的幾何位置後，而產生三角跳躍的牽引力，提 高毛細力的作用，而在實驗中觀測到此法具有平緩邊際效應的問題。 Needle Underfill Substrate Underfill Chip Bump Substrate Chip Bump4 2005 年 Wang[10]，其研究針對於不同角度的流動對底膠填充的影響，底膠 點膠後積膠減少與填充過程中擺放角度增大，可以加速底部封膠流動，但封包的 產生機會也增加。 2006 年 Young 與 Yang[11]，提出底膠接觸角與焊錫凸塊排列影響研究，較 小的接觸角有較大的毛細力。在焊錫凸塊分布區域時，間距的改變並不會大幅影 響底膠填充的時間，唯有當焊錫凸塊之間距縮小至一臨界值，阻力大幅增加，造 成需要更多的底膠填充時間。
1-4 研究背景和動機
在覆晶構裝體中，主要以焊錫凸塊(Solder Bump) 作為傳遞訊號的接點，所以 一旦遭到損壞，將會導致元件電性失效(Electrical failure)。目前覆晶封裝多用有機 基板(Substrate)作為封裝材料，兩者之間則以點膠式底部封膠方式填滿晶片與基板 間隙，除了保護焊錫凸塊外，作為兩者異樣材料間的結合性材料，底膠(Underfill) 扮演相當重要的腳色。 IC電性失效主要原因有斷路(Open)以及短路(Short)，斷路意味著原本連接或應 該連接的接點因應力作用或接合不良造成電路未能導通，即為斷路。而短路則是 指不該直接連接的接點，其中應存在著至少一個以上之電阻值，卻因應力或異物 導體存在於兩接點間，造成電阻值過小、電流值過大，不僅容易因而過熱燒熔接 點，且由於未通過設計過的電路使的IC功能不全，失去效用。 經收集電性失效之IC，並針對其做非破壞分析其失效模式(Failure mode)原因， 分類並統計造成斷路以及短路分別的潛在風險(圖1-3、圖1-4)。在不考慮靜電破壞(ESD)以及晶片層線路短路(Die level short)，主要以焊錫凸塊異常(Bump abnormal)
5 圖 1-3 斷路潛在風險之失效原因 圖 1-4 短路潛在風險之失效原因 焊錫凸塊異常主要有未焊(Non-wetting)、冷焊(Cold joint)或是接點斷裂(Crack) 等缺陷模式(Defect mode)造成，大多與基板來料以及晶圓正面線路I/O接合處品質 相關。而底膠異常則主要有底膠孔洞(Underfill Void)以及脫層(Delaminating)這兩種 缺陷模式 (圖1-5、圖1-6)，本研究針對底膠問題造成的短路(Short)電性失效為研究 對象，針對底膠材料以及點膠參數而進行研究，並建立一模組以模擬實際作業情 形。
6 圖 1-5 底膠孔洞(Underfill Void) 示意圖 圖 1-6 脫層(Delaminating)示意圖
1-5 研究方法
本論文利用Ansys 模擬程式，建立並模擬底膠填充時，針對疏密度相異的區 域，以不同的黏度之膠材之流動情形，並利用壓力分佈圖觀察其可能形成底膠孔 洞的可能性。最後利用簡單的底膠填充實驗，證明不同黏度膠材孔洞與形成的風 險機率與實驗相符，並進一步改變點膠溫度比較同一膠材在不同溫度下之最佳參 數。7
第
第
第
第二
二
二
二章
章
章
章 失效模式分析
失效模式分析
失效模式分析
失效模式分析
2-1 失效分析手法
探討一個物體在製造或使用過程中，因為處在何種狀況之下，會造成元件的 失效，藉由檢測儀器針對失效的元件進行分析，進而判斷可能造成失效的原因稱 之為失效分析(Failure Analysis)，其中又分為非破壞性分析以及破壞性分析。本文 針對因底膠異常造成電性失效的元件，進行失效分析以期可以找到原因以作為改 善研究之方向。2-1-1 非破壞失效分析
非破壞失效分析，顧名思義就是在不損傷元件外觀的情況下進行分析，由於 在分析初期不能確定失效的區域，盲目地進行破壞分析是相當危險的，因此會優 先以非破壞分析儀器進行檢測與分析，而針對電子產品最常使用的分析儀器主要 有光學顯微鏡(Optical microscope，簡稱為 OM)， X 光透視檢查儀器 (X-Rayperspective inspection，簡稱 X-Ray)，以及超音波掃描顯微鏡(Scanning Acoustic Tomography 簡稱 SAT)。
光學顯微鏡 (圖 2-1)，藉由光學反射現象以及凸透鏡的放大原理將待觀測物 之表面放大以便觀察或量測，體積微小的電子元件經常使用此種儀器做初步的觀 察檢測。
8 圖 2-1 高倍率光學顯微鏡 X 光透視檢查儀器(圖 2-2)為一利用 X 射線強穿透之特性，依其穿透低密度物 質，而被高密度物質(金屬類)吸收能量的現象，在接收端產生顯影深度上的差異(圖 2-3)，由此影像可在不破壞原件為前提下得以提前觀察出元件內部金屬線路的狀 況。 圖 2-2 X 光透視檢查儀器
9
圖 2-3 X 光觀察下的影像，焊錫凸塊之間的銲錫橋接(Solder Bridge)
超音波掃描顯微鏡(圖 2-4)，一般我們又稱為 SAM (Scanning Acoustic
Microscope)，而我們業界所聽到的 SAT 是指超音波頻率高於 20KHz 者，它可 以穿透一定厚度的固態與液態物質，並檢測其結構組成是否有異常。目前通常使 用純水為介質。 圖 2-4 超音波掃描顯微鏡 其檢測的基本原理為利用超音波發射源 (Probe) 透過純水介質而傳導到待測 試片上，經由超音波的反射或穿透的作用(圖 2-5、圖 2-6)，將此訊號經機台特定 軟體處理成像。
10 圖 2-5 超音波反射式掃描(C-SAM)，圖中的白色圖像(圓圈內)表內部有異介質存在 圖 2-6 超音波穿透式掃描(T-SAM) ，圖中的黑色圖像(圓圈內)表內部有斷層存在 非破壞分析儀器對電子製造業來說是不可或缺的檢測工具，在工廠製造生產 過程中，得以快速且即時地偵測出積體電路封裝結構之異常，能早期的阻止異常 情形的擴大影響，減少產品不良造成的成本損失。
11
2-1-2 破壞失效分析
破壞失效分析即以外力去除待檢測物之外表，以便直接地觀察失效區域，得 以分析並判斷可能造成失效之原因。其中破壞性分析又分成物理破壞分析
(Physical Failure Analysis)與化學破壞分析(Chemical Failure Analysis)。
關於電子產品的物理破壞分析，由於 IC 大多數體積都偏小，但卻擁有十分精 密之結構，因此不可以過於粗暴的方式做破壞分析，否則易於在破壞同時將可找 出原因之線索一同破壞掉。電子製造業界大多以研磨機(圖 2-7)配合不同粗糙度之 砂紙(電子產品以 1000~4000 粗糙度為主)，研磨掉表面的覆蓋物而顯露出內部結 構，最後再利用拋光布以及拋光液(成分以氧化鋁為主)將表面拋光以觀察失效模 式。 圖 2-7 研磨機與研磨用砂紙 化學破壞分析即是利用化學溶液，將封膠部分用蝕刻的方式將其去除(圖 2-8)， 由玻璃滴管控制溶劑單位時間滴落量，緩慢且小心地將 IC 表面之樹酯聚合物蝕刻 掉僅留下不易被化學反應之部分以達到晶粒裸露的目的，而 IC 以鋁製盛盤裝載避 免溶劑溢出，依移除的部分不同又分為開蓋( De-cap)以及去層次(De-layer)。
12 圖 2-8 化學破壞分析示意圖 在破壞分析後，再利用其他分析儀器，如掃描電子顯微鏡(Scanning Electron Microscopy，簡稱 SEM) (圖 2-9)，可以較光學顯微鏡更高精密度的觀察物體表面。 一般光學顯微鏡高倍率的可放大到 200~1000 倍率，解析度最小約可到 0.2um，但 需要在物體表面無震動的情況下才能夠清晰觀測，但電子顯微鏡解析度最小可到 10 nm 以下，但需要利用儀器的真空腔體，在接近真空的環境下才能觀測清晰，
並且能搭配能譜分析儀(Energy Dispersive X-ray analysis，簡稱 EDX 或 EDXA)去 測定物體表面的元素成分，以更精確的分析造成電子元件失效的原因。
13
2-2 失效原因分析與討論
本研究針對電性失效為短路的 IC 進行失效模式分析，首先利用非破壞分析 將電性失效的產品加以分類，再針對底膠出現異常的 IC 進行破壞分析，並利用高 倍率光學顯微鏡(OM)以及掃描式電子顯微鏡(SEM)加以確認造成失效的原因。 首先利用三用電錶確認 IC 電性狀態，針對產生短路的接點量測其電壓、電流 數據，以 X 軸為電壓(V)、Y 軸電流(I)依其量測數據繪成電流-電壓曲線圖(I-V curve)，將正常的樣品與短路的產品做比較其曲線圖如下(圖 2-10、圖 2-11)，由安培定律 V(電壓)=I(電流)*R(電阻)可知 I(電流)/ V(電壓)=1/ R(電阻)，而 I/V 表示在
I-V curve 上曲線之斜率，因此圖 2-11 中斜率=1/R(電阻)=無限大得知 R(電阻)=0，
表示在此線路中沒有電阻值，亦代表斷路。
圖 2-10 正常的 IC 量測結果
14 接著利用超音波反射式掃描儀器確認是否有孔洞存在，若掃描出的圖像中有 反白區域表示其接收器於圖中之反白位置收到的回波能量微弱，意味著 IC 內部有 不同於底膠的材質如空氣、異物等造成回波能量發散無法集中。(圖 2-12) 圖 2-12 SAT 圖偵出結果，(左)正常的樣本(右)異常的樣本，反白區域表異物存在 而後針對其中一個有孔洞的樣品做水平研磨(P-Lapping)，確認其中在兩個焊 錫凸塊之間有金屬殘留其中形成通路，造成短路(圖 2-13)。 圖 2-13 水平研磨後在 OM 下確認，發現有金屬殘留(圓圈內) 利用電子顯微鏡近距離觀察與分析，可確認在兩個橋接(Bridge)的焊錫凸塊旁 邊有著相當大範圍的孔洞(圖 2-14、圖 2-15)，且其深度約為 9.24um。
15 圖 2-14 電子顯微鏡下的俯瞰圖(Top View) 圖 2-15 電子顯微鏡下的側視圖(Side View) 透過能譜分析儀確認造成橋接的金屬成分，由結果可得知其金屬主要構成成 分以錫元素為主要成分，其餘是少量的金元素以及微量的碳元素(圖 2-16)。錫元 素判斷是來自於焊錫凸塊在封裝製造中經過高溫迴焊爐，因底膠填充時產生的孔 洞存在於其中，使的高溫而液態化的銲錫流動最後形成橋接。而少量金元素應為 焊錫凸塊與連接晶粒的球下冶金層(UBM)的金產生共晶形成。微量的碳元素應來 自於有機物如粉塵之類的。
16 圖 2-16 能譜分析儀確認橋接的金屬主要成分為錫(Sn)元素 為了增加樣本數以確認失效原因是否一致，針對 SAT 一樣偵出有孔洞之 IC 做垂直面的破壞分析，直接確認造成孔洞的原因。其中三個樣本中，有兩個樣本 的孔洞由於外型為正常氣泡形狀，判定是底膠填充因流動性不佳而造成底膠回包， 於其中的空氣殘留形成孔洞；另一個樣本孔洞外行為不規則型，判定為在底膠填 充時存在異物殘留其中造成的。(圖 2-17、圖 2-18、圖 2-19) 圖 2-17 樣本一之 X-section 圖，孔洞外型呈氣泡形狀，為空氣殘留形成之孔洞
17 圖 2-18 樣本二之 X-section 圖，孔洞外型呈氣泡形狀，為空氣殘留形成之孔洞 圖 2-19 樣本三之 X-section 圖，孔洞外型呈不規則形狀，為異物殘留形成之孔洞 由失效模式分析可得知，針對底膠異常造成電性失效的原因，主要因為底膠 填充時產生的空氣殘留，在封裝製程或上板製程經高溫迴焊製程可能造成焊錫橋 接。即使未造成焊錫橋接，在 IC 內部構造存在著空氣殘留也會由於空氣與熱膨脹 之差異使產品受到額外熱應力的影響進而影響 IC 產品的可靠度。而底膠孔洞的形 成透過上述分析可認為主要是由於不良的底膠流動情形造成底膠回包造成，而本 論文後續亦將會針對底膠的流動性好壞作分析與討論。
18
第
第
第
第三
三
三
三章
章
章
章 理論分析
理論分析
理論分析
理論分析
3-1 底膠填充毛細現象理論
分析底膠填充製程中底膠於兩平板間的流動過程，包括：黏滯流體流動、熱 傳以及材料反應等現象的交互作用，由文獻[12]得知可將平板與焊錫凸塊之間隔 視為一多孔隙區域，且底部封膠流動為流率緩慢的黏滯流體，而壓力變化所產生 的毛細力為主要驅動底部封膠流動的力量，在底部封膠流動的過程中可分解為晶 片平板間與焊錫凸塊間的毛細力，配合平板間和焊錫凸塊間的滲透率做計算，再 透過由達西定律即可求出底部封膠流體的速度。3-1-1 達西定律
達西定律(Darcy’s Law)，又稱為線性滲透定律。主要用以計算多孔隙區域 內的流體流動速度，由流體黏度、多孔隙區域的滲透度係數以及壓力梯度組成。 其流動速度向量： = − ⋅ ∇ ：多孔隙區域流體流動的速度向量 ：多孔隙區域流體流動的滲透係數 ：流體的黏度 ∇ ：流場的壓力梯度 (3-1)19
3-1-2 膠材流動速度及滲透係數
假設此黏滯流體為 (1) 不可壓縮之牛頓流體 (2) 二維穩態之完全擴展層流 (3) 忽略運動方程式中的慣性項及重力項 覆 晶 封 裝 底 部 封 膠 充 填 為 兩 平 板 間 之 流 動 情 形 ， 考 慮 連 續 方 程 式 與 Navier-Stokes 方程式，在 X 方向與 Y 方向分別可以表示為： + + = 0 + + + = g− + + + + + + = g − + + + u：X 方向速度 v：Y 方向速度 w：Z 方向速度 t：填充流動時間 ：底膠黏度 ：底膠密度 g：重力加速度 (3-2) (3-3) (3-4)20 圖 3-1 平板間完全擴展流示意圖 假設底膠為不可壓縮之牛頓流體且二維穩態之完全擴展層流(圖 3-1)，且二維穩態 之完全擴展層流在 Y 方向與 Z 方向上速度為 0，可將上式(3-3)，(3-4)簡化為： = = !"#$ = −% = 0 二維穩態完全擴展流在 Y 方向與 Z 方向速度為 0，可將方程式(3-2)化簡為： = 0 ， = '( (3-5) (3-6) (3-7)
21 將方程式(2-5)對 x 積分兩次為： =−%2 + !* + ! 假設流體與平板接觸為無滑動邊界條件： +ℎ2 = 0 ,#- −ℎ2 = 0 將邊界條件帶入方程式(3-8)得： +ℎ2 = 0 =−%2 ℎ4 + !2 + !*ℎ −ℎ2 = 0 =−%2 ℎ4 + !2 + !*ℎ . 由方程式(3-10)和(3-11)可得 C *= 0 以 及代回方程式(3-8)求 解： =8 2−1 3 'ℎ− 4( (3-8) (3-9) (3-10) (3-11) ! 2 = %ℎ 2 8 (3-12)
22 將方程式(3-12)對 Y 方向高度做積分，可得到流量與壓力差的關係方程式： 4 = 578/'6-( = :8/ 6ℎ; 12 2− 3 即得兩平板間平均流動速度： =6ℎ =4 12 ℎ 由達西定律可得知兩平板間的滲透率 Ka 為： %< = ℎ 12 將焊錫凸塊看成圓柱體，因此流體在焊錫凸塊間流動可看成在圓柱體間流動(圖 3-2)，且其圓柱間距設定為 2d，圓柱半徑為 R。 圖 3-2 焊錫凸塊間距示意圖 (3-13) (3-14) (3-15)
23 由大部份流體動力學課本中可得知，流體於漸縮寬度的流道下的流速分佈方程式 =2ℎ-- ℎ− 1 將此方程式對流道截面積積分後得流體體積流率方程式 = = −2ℎ3;-- 移項之後得壓力梯度方程式 - - = −32ℎ;=' ( 求 x 方向上兩點 a 和 b 壓力變化 ?− < = −32 = 5 ℎ;- ' ( ? < 另已知 h(x)為： ℎ' ( = - + @ A1 − B1 − @C 將 h ( x ) 代入方程式(3-19)，積分且除於長度 L 得： (3-16) (3-17) (3-18) (3-19) (3-20) (3-21)
24 ∆ E = −9√216E=@@ -:I 由達西定律可得知焊錫凸塊的滲透率 Kb 為： %?= 16@ 9√2J -@ I 將平板間的滲透率(3-15)與焊錫凸塊的滲透率(3-22)，兩者倒數後相加在倒數即可 得到平板與焊錫凸塊間的滲透係數： %= % = K9√2J16@ -@ :I +12ℎL :* 由達西定律可得知封膠流體流動速度方程式： = K9√2J16@ -@:I+12ℎL :* 1 ̅ = K9√2J16@ @- :I+12ℎL :* 1 (3-22) (3-23) (3-24) (3-25)
25
3-1-3 平板與焊錫凸塊間平均壓力差
底部封膠是由毛細現象所導致壓力的變化所驅動，而此壓力差可區分為晶片、 基版與焊錫凸塊，毛細現象的驅動力為表面張力，因此壓力差與表面張力的關係 式為
∆ = − NOcos Sℎ O+NTcos Sℎ T+2N − - cos ∅ ?cos'S?+ ∅(
NO：底膠與基板間的表面張力 NT：底膠與晶粒間的表面張力 N?：底膠與焊錫凸塊間的表面張力 SO：底膠與基板間的接觸角 ST：底膠與晶粒間的接觸角 S?：底膠與焊錫凸塊間的接觸角 將(2-26)沿著 w 作積分並做倒數平均，可得平均壓力差方程式 ∆ V = W - VX∆ = Y5 1
ℎ NOcos SO + ℎ NTcos ST + 2N1 − Z cos ∅?cos'S?+ ∅( [ :\[:]^_ -2 cos ∅ -∅ +N '1 − Z(ℎ Ocos SO+ NTcos ST` :* 若排列方式成為交錯方式，交錯角度相交 45°。此改變會使中間的流體在作 用力轉為阻力時，流體前緣呈現一弧線，而當此弧線的前緣接觸到下一顆焊錫凸 塊，流動距離因為排列方式的改變而變的較短。 (3-26) (3-27)
26 當前緣一碰觸到焊錫凸塊時，因為黏滯力與表面張力作用下，阻力又轉回變 為拉力，流體會出現快速流動的情形，而交錯排列的方式會使得流體在某些特定 位置從二結合為一，此時會出現類似「三角形跳躍」的流動行為，對於流動的速 度是一大助益 平均壓力差於 45 度排列下有三角形跳躍行為的方程式： ∆ aIb = W - VX∆ = √22 c d d d e 5 1
ℎ NOcos SO+ ℎ NTcos ST + 2N√2 − Z cos ∅?cos'S?+ ∅( f
V
-2 cos ∅ -∅
+ 5 1
ℎ NOcos SO+ ℎ NTcos ST + 2N?cos'S?+ ∅(
1 − Z cos \∅ − J4_ f f -2 cos ∅ -∅ g h h h i:* 其中η 為 Jump angle，計算方式為
Zjcos'S?+ k( + cos k − sin S?n = √2 cos'S?+ k( − sin'S?k( + 1
Jump angle 限制於 90 度以下，因此α 隨著θb 的變化有不同的臨界值
Z ≥ √2 sin S2 sin S?+ cos S?− 1
?
(3-28)
(3-26)
27 圖 3-3 不同接觸角下觸發三角跳躍的焊錫凸塊密度臨界 但交錯排列情況下亦有可能導致平均壓力差比平行排列還小的情況，由文獻 [7]得知在焊錫凸塊接觸角過大而焊錫凸塊間距過小時，或如圖 3-3 ，以凸塊之排 列角度為 X 軸，焊錫凸塊密度為 Y 值(設定數值為α)，當低於觸發三角跳躍的焊 錫凸塊密度臨界值，底膠會因為焊錫凸塊的表面張力在底膠流經焊錫凸塊時被拉 回。
3-1-4 孔隙率
孔隙率指的是一個特定範圍內膠體可填充的範圍(如圖 2- 4)，其公式為： p = 1 −rq p：孔隙率 q：焊錫凸塊面積 r：焊錫凸塊間距 (3-29)28 圖 3-6 孔隙率計算示意圖
3-1-5 底膠填充膠量
模擬前需先行估算所需底膠填充膠量，避免過多或過少的膠量，膠量的計算 方式為晶片與基板之間空間體積乘上此晶片的孔隙率。 s = sT× p s：所需的底膠填充體積 sT：晶粒與基板間之空間體積 p：孔隙率 (3-30)29
3-2 底膠材料特性
不同膠材性質的差異在底膠填充製程中為變異的主要因素，例如: 黏度將會 影響填充的速度，而底膠的硬化反應也非常重要。黏度性質在剛開始填充時會處 於較低的狀態，但是當底膠到達膠化點(Gel point)後黏度會急速增加，產生固化現 象。所以我們必須要在膠材固化前完成封裝程序。3-2-1 底膠黏度變化
底膠填充膠材的黏度與溫度、硬化率、剪應力以及剪應變率有著密切的關係， 將是影響流速的一大關鍵。由文獻[13]可得知黏度與剪應力相關方程式為： =uvw + %vw x:* = A%ux:* 1 − uu C * x ：底膠黏度 u：剪應力 u ：降伏應力 vw：剪應變率 #：擬合常數 %：溫度與硬化率函數 降伏應力τ y 為溫度的函數，其關係式為： u = u V y zz u V、
z ：曲線擬合常數 (3-31) (3-32)30 硬化率與溫度的函數，其關係式為： % = %V y {!−!|}z − z~ + }z − z~ %V = %VV {ZZ~ ~− Z '7 ( Z：硬化率 !|
、
!、
%VV、
Z~、
!*、
!：曲線擬合常數3-2-2 底膠硬化反應
底膠材料屬於熱固性的材料，高分子結構在填充過程中容易隨溫度的改變形 成交鏈而硬化，其中材料的硬化反應機構(Reaction Mechanism)決定其硬化反應速 率，不但影響轉化率甚至是硬化程度也產生影響；當底膠逐漸達到膠化點(Gel Point)時，表示底膠已經硬化而停止流動，硬化與材料、溫度與時間相關，其反應 方程式如式[14]： -Z - = '%*+ %Z('1 − Z(x %* = q* y\: _ % = q y\: _ (3-33) (3-34) (3-34) (3-35) (3-36)31 Z：硬化率
、
#、
q*、
q、
*、
：常數3-2-3 底膠邊際流動效應
底膠填充時，晶粒在設計配置焊錫凸塊時，不可能將之布滿整個晶粒，尤其 是晶粒邊緣區，由於有晶圓切割應力影響的疑慮，會排列在離晶粒邊緣有一定的 安全區域的距離，因此在晶粒的外圍形成一圈快速通道，使的底膠填充時，在此 通道流速將會相對其他區域為快，依學界所稱之為邊際效應(Edge Effect)。 正由於無焊錫凸塊排列其中，阻擋底膠流動的速度，因此若排列設計若不佳 容易造成外圍流速快，中間區域跟不上外圍速度，外圍的底膠在衝過頭後受到內 聚力的引響而回頭流動，造成底膠成一 C 字將中間空氣包起來，稱之為回包現象。 此回包現象會使得成品的強度減弱，對產品可靠度產生不良影響。本論文根 據本研究室賴琦郎的博士論文[18]所提出的近似公式做修正，在程式中模擬此種 狀況。 在分析的過程中，將邊界間之隙縫視為一管通路，以一等效邊際滲透係數來 模擬此隙縫之流動行為，由文獻[19]可得知 Noncircular Ducts 中矩形截面定義(圖 3-10) 矩形縫隙節面： − a ≤ y ≤ a，− b ≤ z ≤ b 圖 3-7 矩形縫隙形狀示意圖a
b
32 圖 3-8 邊際管路示意圖 ', ( =16,J;−-̂- × '−1(':*( {1 −cosh'J/2,( cosh'J6/2,(cos'J/2,(; *,;,I… 4 =46,3 −; -̂- 1 −192,JI6 tanh'J6/2,(I *,;,I… 假設晶片厚度為 h，隙縫寬度為 d，如圖 2.11 所示。則其等效邊際滲透係 數( ke )與隙縫大小間的關係如下： 由圖 3-10 與圖 3-11 可假設6 = ; Z = 8 ，代入(3-38)可得 4 =-ℎ12 −; -̂- 21 −192ℎJI- tanh J-2ℎ3 由達西定律可求得 = ℎ 12 21 −192ℎJI- tanh J-2ℎ3 - > ℎ = - 12 21 −192-JIℎ tanh Jℎ2-3 - ≤ ℎ (3-37) (3-38) (3-38) (3-39)
33 積膠與繞膠現象與邊際效應的關係：若實驗過程中所給予單筆點膠膠量，遠 大於其能剛好吸收膠量，過多底部封膠在進口處堆積，無法在第一時間被吸入覆 晶試片當中，而開始往兩側移動，形成繞膠。邊際效應加速牽扯下亦會產生繞膠 現象，而繞膠現象也輔助加強邊緣效應加速效果。[15]
3-3 量測原理
對於底膠填充實驗，膠材的表面張力將會影響實驗的結果。表面張力會影響 底膠填充時毛細力之大小。3-3-1 表面張力之量測方法
表面張力的大小可藉由表面張力測量儀或者是傳統的液滴法(如圖 3-9)來求 得，當膠材流動於晶粒與基板間隙中時會與基板、晶片及焊錫凸塊觸碰產生接觸 角，求得液滴高度後即可算出表面張力，其方程式為： N =2'1 − cos S(g ：膠材密度 S：接觸角 ：液滴高度 圖 3-9 液滴法示意圖 (3-40)34
第
第
第
第四
四
四章
四
章
章
章 數值模擬
數值模擬
數值模擬
數值模擬與實驗
與實驗
與實驗設計
與實驗
設計
設計
設計
4-1 模擬條件與環境
本研究是利用 ANSYS 12.0 (圖 4-1) 為主要模擬程式，並運用不同的條件參 數模擬覆晶封裝的底膠填充製程，並將結果與實際實驗做比對校正，以期可以找 出最適合各種 IC 結構的材料參數。 圖 4-1 ANSYS 12.0 模擬軟體 透過 ANSYS 軟體可模擬出 IC 內底膠填充之壓力分佈，而依據壓力分佈的情 形以判斷好壞。在流體壓力分佈圖中，只要有中心低壓外圍高壓的區域(如圖 4-2) 出現，由於壓力梯度的關係使流體產生動能由高壓區向低壓區移動，若同一流體 前緣其移動之方向非水平而是產生交錯，則此種區域容易回包形成孔洞。 圖 4-2 中心低壓外圍高壓的區域容易造成回包35
4-2 建立模組
在模擬底膠填充過程中，首先必須先建立一模組定義流體流動之空間，將其 網格化(Mesh)後，設定模擬底膠的材料性質，而後界定邊界條件，包括底膠與基 板之毛細力、焊錫凸塊之速度動量、晶粒與基板之速度動量等條件。最後設定流 動時的環境參數，如大氣壓力、環境溫度以模擬流體流動情形。本文針對三個模 組做流體模擬與討論： 1) 單一焊錫凸塊模組 2) 不同疏密排列之獨立模組 3) 不同疏密排列之複合模組 首先透過單一焊錫凸塊模組了解流體在經過障礙物如焊錫凸塊時的流動情形； 而後利用三種不同焊錫凸塊分布情形的獨立模組，觀察在不同疏密條件的空間， 流體流動的壓力分佈情形；最後以兩種不同排列方式焊錫凸塊建構成的複合模組， 進行模擬流動測試，此模組也最接近實際 IC 設計時的情形，因此將以此模組對照 實驗結果並加以討論分析。4-2-1 單一焊錫凸塊模組
首先設定單一焊錫凸塊，其高度為 70um、中心球體直徑為 115um、上下接 觸晶粒及基板之截面圓直徑為 90um (圖 4-3)。36 圖 4-3 焊錫凸塊建模側視圖 接著建立 320m* 320um* 70um 的立方體，即為此模組預設的流動空間，然 而這樣將會有兩幾何模組交疊的情形，如此一來將不能進行網格化，因此利用程 式工具 Substract(減去)移除掉焊錫凸塊的空間，形成中空的立方體結構，此空間 也就是流體實際的流動空間，最後再進行網格化即完成此一模組(圖 4-4、圖 4-5)。 之後的模組空間設計皆以此種概念建立，主要將著重在焊錫凸塊的排列方式 與距離等條件介紹，而由於此後的模組尺寸較大，故僅以簡單平面(Area)來表現 模組外觀。
37
圖 4-4 單一焊錫凸塊模組全視圖
38
4-2-2 不同疏密排列之獨立模組
建立三個不相接之立方體，分別命名其為 A、B、C 立方體，其體積皆為 1.52mm* 3.61mm* 0.07mm； A 立方體中無設置焊錫凸塊； B 立方體則設置疏離 排列之焊錫凸塊，其同一排之間距為 0.4mm，與下一排則以 45 度角相交，距離 為}2√2 × 10:* mm，排列情形如圖 4-6 所示；而 C 立方體則設置緊密排列之焊 錫凸塊，任一焊錫凸塊彼此間的距離皆為 0.2mm，與下一排相交角度為 30 度角 如圖 4-7 所示。將 A、B、C 三個立方體之焊錫凸塊排列完後移除，此模組即建立 完成。(圖 4-8、圖 4-9)。 圖 4-6 B 立方體焊錫凸塊排列示意圖 圖 4-7 C 立方體焊錫凸塊排列示意圖39 圖 4-8 不同疏密排列之獨立模組全視圖 圖 4-9 不同疏密排列之獨立模組俯視圖 A B C A B C
40
4-2-3 不同疏密排列之複合模組
建立一個體積為 2.6mm* 2.57mm* 0.07mm 的立方體，並建立兩種排列方式， 分別為緊密排列方式與矩陣排列方式如圖 4-10。模組以中間維持 0.32mm 的通道 為界線，將此兩種排列分割成左右兩部分，完成之模組外觀如圖 4-11、圖 4-12。 圖 4-10 緊密排列(左)與矩陣排列(右)複合模組示意圖 圖 4-11 不同疏密排列之複合模組全視圖41
圖 4-12 不同疏密排列之複合模組俯視圖
此模組之設計也是最接近實際 IC 情形，符合實驗所使用之 IC 內部焊錫凸塊 的排列， 而實驗所使用材料為兩顆晶粒相鄰的晶片級封裝(Chip Scale Package,
CSP)之 IC，由於晶粒尺寸不大，因此在僅需再晶粒邊點膠一直線即可填滿間隙，，
本論文為簡化模擬條件而選擇以單邊點膠的一維模式模擬實際點膠情形，而實驗 時的點膠路徑亦如圖 4-13 所示為一邊一筆的設計。
42
4-3 實驗設備與流程規劃
本研究主要針對不同黏度性質底膠對覆晶封裝之底膠填充製程的影響，在取 得不同材料的結果後，接著利用不同的底膠填充作業溫度與烘烤固化溫度條件， 比較並取得最佳之作業參數。4-3-1 覆晶底膠填充流程
為真實重現 IC 實際生產時的狀況，底膠填充實驗包含其準備流程、前(後)處 理流程、作業條件等都將與半導體封裝之底膠填充製程流程相同，其中共分為四 個步驟：基板烘烤、電漿清洗、底膠填充、穩定烘烤(圖 4-14)。 圖 4-14 覆晶封裝底膠填充流程[20] 基板烘烤為底膠烘烤作業前的準備流程，主要是要確保基板足夠乾燥，沒有 水氣殘留，在高溫烘烤後變成水氣而殘留在底膠中，對結果分析而言造成不必要 的噪音(Noise)。在此流程以及最後的穩定烘烤流程使用的設備皆為志聖工業的高 溫烤箱(圖 4-15)。 圖 4-15 志聖工業的高溫烤箱[20]43 電漿清洗為底膠填充製程的前處理流程，主要目的為藉由電漿離子轟擊以及 表面活性化的特性，增加底膠填充時與基板的表面張力，增加底膠填充時的動能。 在電漿清洗流程使用的是 PVA TEPLA 公司的電漿清洗機(圖 4-16)。 圖 4-16 PVA TEPLA 的電漿清洗機[20] 底膠填充依流程圖(圖 4-17)所示，先將基板透過輸送帶傳送至作業區，真空 平台頂起建立真空確保基板的穩定度，接著升溫至指定的作業溫度後，利用機械 手臂移動的點膠頭開始作業；在作業前會先利用機台內建之電子磅秤量測並校正 單位點膠重量。 接著利用感光耦合元件(Charge-coupled Device，簡稱 CCD)，偵測並記錄點膠 作業位置(Position)，然後在點膠前會移動到針頭清潔區，利用真空將針頭內清空， 確保無底膠殘留針頭內，影響流動性。 在點膠作業完後會在平台上持續加熱，讓膠材持續流動至穩定狀態，點膠流 程使用日本武藏(Musashi)高科技公司的全自動點膠設備。(圖 4-18)
44 圖 4-17 底膠填充作業流程 圖 4-18 日本武藏高科技公司的全自動點膠設備[20] 將基板送至作業區 將基板送至作業區 將基板送至作業區 將基板送至作業區 真空平台上頂並建立真空 真空平台上頂並建立真空 真空平台上頂並建立真空 真空平台上頂並建立真空 真空平台升溫至指定溫度 真空平台升溫至指定溫度 真空平台升溫至指定溫度 真空平台升溫至指定溫度 電子磅秤校正點膠單位膠量 電子磅秤校正點膠單位膠量 電子磅秤校正點膠單位膠量 電子磅秤校正點膠單位膠量 CCD CCD CCD CCD 偵測紀錄作業目標偵測紀錄作業目標偵測紀錄作業目標偵測紀錄作業目標 清潔點膠頭針頭 清潔點膠頭針頭 清潔點膠頭針頭 清潔點膠頭針頭 點膠於覆晶邊緣 點膠於覆晶邊緣 點膠於覆晶邊緣 點膠於覆晶邊緣 底膠流動 底膠流動 底膠流動 底膠流動，，，，平台持續加熱平台持續加熱平台持續加熱平台持續加熱
45
4-3-2 實驗流程
本文實驗共分兩部分進行(圖 4-19)，實驗 I 針對不同性質的底膠材料進行底 膠填充作業，並對照模擬結果進行分析比較。實驗 II 則是針對不同溫度參數條件 下作業，比較同一支膠材在不同溫度條件下的優劣。在實驗後皆使用反射式超音 波掃描儀(C-SAM)，掃瞄並偵出具有孔洞的 IC 數量，並以底膠孔洞率(孔洞率=具 有孔洞的 IC 數÷總 IC 數 )作為實驗的結果進行分析比較。本實驗使用的為日立 (Hitachi)的超音波掃描儀(圖 4-20)。 圖 4-19 研究實驗流程示意圖 圖 4-20 日本日立(Hitachi)的超音波掃描儀46 實驗 I 共使用了五種不同的底膠材料做比較，分別為 U1 至 U5 底膠材料，其 特性如表 4-1 所示，其中 CTE α1 / α2 則分別為底膠在液體以及固體形態下的 熱膨脹係數，由於底膠為緩衝晶粒與基板由於熱膨脹差異造成的熱應力，因此 α 2 (底膠之固體熱膨脹係數)會選擇介於晶片與基板之間的數值。而 Viscosity@25degC 為 25℃下的底膠黏度，依據廠商提供之黏度-溫度關係圖(圖 4-21)可得知五種底膠材料在不同作業溫度下的黏度變化，在相同作業溫度下實驗 進行差異比較分析。 底膠代碼 底膠代碼 底膠代碼 底膠代碼 U1 U2 U3 U4 U5 Viscosity @25degC
54.4 Pa·s 50.2 Pa·s 57.6 Pa·s 45 Pa·s 18 Pa·s
CTE α1 35 ppm/°C 31 ppm/°C 22 ppm/°C 30 ppm/°C 35.4 ppm/°C
CTE α2 119 ppm/°C 94 ppm/°C 82 ppm/°C 99 ppm/°C 94 ppm/°C
47 圖 4-21 底膠材料 U1~U5 的黏度-溫度關係圖 在黏度-溫度關係圖(圖 4-21)其中，以橫坐標為溫度，縱座標為黏度，且年度 以自然對數之數值為單位繪製成圖，以便於去了解各底膠材料之黏度變化。 實驗 II 則是底膠作業參數實驗，比較在同一底膠材料下，何種條件的作業參 數可取得比較好的成效，本研究選擇三種業界最常見之底膠作業溫度，分別是 90 °C、105°C、120°C 如表 4-2 所示，選擇理由主要是由於黏度與溫度在達成固化 條件前成反比，因此會選擇在固化前盡可能高的溫度點以降低黏度增加流動性， 卻又不至於導致底膠固化的程度。另外評估兩種業界烘烤方式: 直接式烘烤
(Direct Curing)(圖 4-22)與階段式烘烤(Step Curing)(圖 4-23)進行實驗，其烘烤的溫
度以及條件皆為廠商建議的最佳底膠烘烤固化條件，將實驗結果對照模擬底膠流 動情形做分析與討論。 Item 點膠溫度點膠溫度點膠溫度點膠溫度 烘烤溫度烘烤溫度烘烤溫度烘烤溫度 Cell 1 90°C 165°C / 2hr Cell 2 90°C 100°C / 2hr & 150°C / 2hr Cell 3 105°C 165°C / 2hr Cell 4 105°C 100°C / 2hr & 150°C / 2hr Cell 5 120°C 165°C / 2hr Cell 6 120°C 100°C / 2hr & 150°C / 2hr 表 4-2 實驗 II 之點膠溫度與烘烤條件對照表
48 圖 4-22 直接式烘烤(Direct Curing) 烘烤曲線示意圖 圖 4-23 階段式烘烤(Step Curing) 烘烤曲線示意圖 T (°C) 165 °C 2.5 0.5 Time(hr)
Direct Curing Profile
(165°C / 2hr )
T (°C) 100 °C 2.5 0.5 Time(hr) 4.5 150 °CStep Curing Profile
(100°C / 2hr & 150°C / 2hr)
49
第
第
第
第五
五
五章
五
章
章 結果與討論
章
結果與討論
結果與討論
結果與討論
5-1 理論模擬與實驗驗證
本論文的研究方法主要分為模擬與實驗驗證兩部分，首先利用單一焊錫凸塊 模組(以下簡稱一號模組)了解單一銲錫與流體的相對關係，接著利用不同疏密排 列之獨立模組(以下簡稱二號模組)比較各種排列方式對同流體造成的差異，最後 利用不同疏密排列之複合模組(以下簡稱三號模組)得到的結果與實驗做實際比 較。5-1-1 模組模擬結果與討論
一號模組模擬之條件如表 5-1 所示，而依其出來的結果可了解流體遇到障礙 物(焊錫凸塊)繞道後產生的壓力分佈變化(圖 5-1)。 項目 項目 項目 項目 數值數值數值數值 底膠壓力 28143 N/m^2 底膠黏度 0.24 Pa．s 空間尺寸 0.32*0.32*0.07 mm^3 表 5-1 一號模組之環境條件50 圖 5-1 流體流經單一焊錫凸塊之壓力變化 二號模組分成三個不同疏密度的空間，將各空間的條件列表如表 5-2。而其 從其模擬結果(圖 5-2)可以發現，儘管 B 空間較 C 空間有較高的滲透率，但在壓 力分佈上卻比 C 空間來的不均，表示流體在 B 空間流動時較容易產生底膠回包情 形。由此可得到一個結論，儘管排列疏離的空間流體流速較大(流速與滲透率成正 比)，但不良的排列方式卻可能造成流動時容易產生孔洞。 項目 項目項目 項目 數值數值數值數值 滲透率 A 空間 4.08 × 10:*V m B 空間 3.96 × 10:*V m C 空間 2.46 × 10:*V m 底膠壓力 28143 N/m^2 底膠黏度 0.24 Pa．s 空間尺寸 1.52*3.61*0.07 mm^3 表 5-2 二號模組之模擬設定條件
51 圖 5-2 不同滲透率空間之壓力分佈情形 三號模組為模擬實際底膠填充於真實 IC 時的流動情形，由於三號模組採用複 合型的排列方式，其滲透率即介兩種排列方式的滲透率，即是2.46 × 10:*Vm < K}滲透率 < 3.8 × 10:*V m，將三號模組的模擬條件列表如 表 5-3。而針對五種 不同性質的底膠材料參考圖 4-19 之底膠黏度-溫度關係圖，代入各底膠黏度數值 做模擬條件執行模擬。 項目 項目 項目 項目 數值數值 數值數值 底膠黏度 底膠種類 溫度：20°C 溫度：90°C U1 54.4 Pa．s 0.24 Pa．s U2 50.2 Pa．s 0.17 Pa．s U3 57.6 Pa．s 0.22 Pa．s U4 45 Pa．s 0.15 Pa．s U5 18 Pa．s 0.13 Pa．s 底膠壓力 28143 N/m^2 空間滲透率 2.46 × 10:*V m ~ 3.8 × 10:*V m 空間尺寸 2.6*2.57*0.07 mm^3 表 5-3 三號模組模擬條件表
52
在代入以上各項參數後，得到的模擬結果 (圖 5-3、圖 5-4、圖 5-5、圖 5-6、 圖 5-7) ，由壓力分佈梯度不均的孔洞風險區作為判定好壞之依據。紅色圈內表壓 力梯度過大易形成孔洞之風險區域：
53
圖 5-4 底膠 U2 模擬之壓力分佈圖，存在數個孔洞風險區
54
圖 5-6 底膠 U4 模擬之壓力分佈圖，存在數個孔洞風險區
55 依三號模組模擬結果所示，底膠 U5 具有較好的壓力分佈梯度，壓力分佈最 為均勻。因此由模擬結果可得知，針對此種疏密距離分布設計之區域，在 90°C 作 業溫度條件下，適合使用 U5 底膠作為底膠製程的選擇。
5-1-2 實驗結果與模擬比較
將五種不同底膠材料在同樣條件下進行底膠填充實驗，依表 4-3 所設計之條 件作業，並於穩定烘烤完後，以反射式超音波掃描儀偵測孔洞率，其結果如下： 底膠 U1 之底膠填充結果，孔洞機率為 48% (12/25ea) ，由 SAT 圖可以判定 為回包造成的孔洞(圖 5-9)。 圖 5-8 底膠 U1 的填充結果56 底膠 U2 之底膠填充結果，孔洞機率為 32% (8/25ea) ，由 SAT 圖可以判定為 回包造成的孔洞(圖 5-10)。 圖 5-9 底膠 U2 的填充結果 底膠 U3 之底膠填充結果，孔洞機率為 44% (11/25ea) ，由 SAT 圖可以判定 為回包造成的孔洞(圖 5-11)。 圖 5-10 底膠 U3 的填充結果
57 底膠 U4 之底膠填充結果，孔洞機率為 28% (7/25ea) ，由 SAT 圖可以判定為 回包造成的孔洞(圖 5-12)。 圖 5-11 底膠 U4 的填充結果 底膠 U5 之底膠填充結果，孔洞機率為 12% (3/25ea) ，由 SAT 圖可以判定為 回包造成的孔洞(圖 5-13)。 圖 5-12 底膠 U5 的填充結果
58 將不同底膠材料的底膠實驗結果整理成表格如表 5-4，由表格可以清楚看出 底膠 U5 具有較低的孔洞率，正好與模擬結果相符，因此可以斷定此模擬條件與 執行模擬之模組是可以有效的，且其模擬出來的結果是具有參考性的，可套用到 實際產品的底膠填充製程之中。 底膠 底膠 底膠 底膠種類種類種類種類 U1 U2 U3 U4 U5
樣本數 25ea 25ea 25ea 25ea 25ea
孔洞機率 48% (12/25ea) 32% (8/25ea) 44% (11/25ea) 28% (7/25ea) 12% (3/25ea) 表 5-4 實驗 I 各底膠實驗結果之列表
5-2 底膠填充參數研究
由實驗 I 得到底膠 U5 具有比較低的孔洞率，但仍然有孔洞產生，因此本論 文選用 U5 底膠作為參數實驗的指定材料。5-2-1 模組模擬參數結果
參數實驗的模擬僅針對不同作業溫度的底膠填充流動性做模擬，至於烘烤的 情形由於條件不足在這裡不另做模擬。本研究選擇作業溫度 90°C、105°C、120° C 作業溫度做參數評估(表 5-5)，模擬結果如下列各圖顯示(圖 5-13、圖 5-14、圖 5-15)，由壓力分佈梯度不均的區域多寡作為判定好壞之依據，圓圈內表壓力不均 容易形成孔洞之區域。 U5 底膠底膠底膠 參數條件底膠 參數條件參數條件參數條件 作業溫度 90°C 105°C 120°C膠材黏度 0.13 Pa·s 0.09 Pa·s 0.07 Pa·s
59
圖 5-13 底膠 U5 於 90°C 下壓力分佈模擬圖，存在一孔洞風險區
60 圖 5-15 底膠 U5 於 120°C 下壓力分佈模擬圖，存在數個孔洞風險區 以模擬結果所示，底膠 U5 於 105°C 下壓力分佈最為均勻，雖然隨溫度上升 黏度會相對下降，但較低的黏度對應不適合的排列方式，在模擬得到的壓力分佈 圖上同樣會出現容易出現孔洞的風險區域。
5-2-2 實驗結果與模擬比較
依實驗 II 設計之參數條件(表 4-3)，得到的各實驗組結果如下：(圖 5-16、圖 5-17、圖 5-18、圖 5-19、圖 5-20、圖 5-21)61
圖 5-16 實驗 II 之 Cell 1 底膠填充結果，孔洞率為 5.6%
62
圖 5-18 實驗 II 之 Cell 3 底膠填充結果，孔洞率為 1.1%
63
圖 5-20 實驗 II 之 Cell 5 底膠填充結果，孔洞率為 10%
64
將實驗 II 的結果做成表 5-5，由此表可以清楚看到 Cell 3 與 Cell 4 具有較低 的孔洞率，因此我們可以認定，此膠材最佳作業溫度為 105°C，與模擬結果相符。
而兩階段式的烘烤條件，先低溫 100°C 烘烤 2 小時候，升溫至高溫 150°C 繼 續烘烤 2 小時會比直接以高溫 165°C 烘烤 2 小時有較低的孔洞率。
Item Cell 1 Cell 2 Cell 3 Cell 4 Cell 5 Cell 6
樣本數 90ea 90ea 90ea 90ea 90ea 90ea 點膠溫度 90°C 90°C 105°C 105°C 120°C 120°C 烘烤條件 165°C/2hr 100°C/2hr 150°C/2hr 165°C/2hr 100°C/2hr 150°C/2hr 165°C/2hr 100°C/2hr 150°C/2hr 孔洞機率 5.6% (5/90ea) 3.3% (3/90ea) 1.1% (1/90ea) 0% (0/90ea) 10% (9/90ea) 8.9% (8/90ea) 表 5-6 實驗 II 各實驗結果之列表
5-3 結論
本研究是利用模擬程式建立模組，藉由代入各種膠材特性、環境條件後，可 模擬出具有參考性的模擬結果，以降低孔洞率，降低電性失效的風險，當風險獲 得管理後，即可增加電子封裝製程的良率，同時也可以降低因失效而造成的成本 損失。 以實驗結果所示，針對疏密分佈複合式的 IC，需選用適合黏度的底膠作為底 膠填充的材料，不論太黏或太稀對應不適合的排列方式，皆會增加孔洞生成的機 率。 而烘烤方面，階段式升溫(100°C/2hr & 150°C/2hr) 的條件在降低孔洞機率方 面具有不錯的表現，因第一段烘烤溫度尚未固化，使膠材持續流動，將晶粒邊之 孔洞排出，再將之烘烤定型。65 由實驗與模擬對照結果相符，可以認為此模組套用的模擬結果是具有可參考 性的，如可測得作業溫度下之黏度將可更加精準。依此概念設計，可建立其他結 構之產品做底膠填充之模擬，加速新產品的評估時間。
5-3 未來研究方向
電子製造產業，正如大多數的科技產業一樣，日新月異的不斷有新產品新設 計出現，由於 IC 結構的變化速度太快，工程評估的時間不斷被壓縮，加上近幾年 覆晶產品結構逐漸走向 MUF (Mold Only) 結構取代原有的 CUF (Underfill+Mold ) 結構，因此如能建立一模組能模擬電子封裝製造的製程，不僅僅是底膠或封膜的 流體流動性評估，甚至是代入各材質之 CTE(熱膨脹係數)即可模擬整個產品的翹 曲情形等等，如能建立此種模組，在業界應用面上，透過模組分析其他結構之 IC 以選用最佳之材料參數，將可大大降低電子工業業界因工程評估時所花費的成本、 時間。66
參考文獻
參考文獻
參考文獻
參考文獻
[1] 國際半導體產業協會(SEMI) 網址: http://www.semi.org/zh/node/45966
[2] Joshi, R., Chip on glass-interconnect for row/column driver packaging.
Microelectronics Journal, 1998. 29(6): p. 343-349.
[3] Tummala, R.R., 微系統構裝基礎原理. The McGraw Hill Companies,inc, 2002.
[4] Han, S.J. and K.K. Wang, Study on the pressurized Underfill encapsulation of flip chips. Ieee Transactions on Components Packaging and Manufacturing Technology Part B-Advanced Packaging, 1997. 20(4): p. 434-442.
[5] A. Hammami, R. Gauvin, F. Trochu, O. Touret, and P. Ferland, "Analysis of the
Edge Effect on Flow Patterns in Liquid Composites Molding," Applied Composite Materials, vol. 5, pp. 161-173, 1998.
[6] Nguyen, L., et al., Underfill of flip chip on laminates: Simulation and validation. Ieee Transactions on Components and Packaging Technologies, 1999. 22(2): p. 168-176.
[7] Fine, P., B. Cobb, and L. Nguyen, Flip chip underfill flow characteristics and
prediction. Ieee Transactions on Components and Packaging Technologies, 2000. 23(3): p. 420-427.
[8] Wen-Bin, Y. and Y. Wen-Lin, Underfill viscous flow between parallel plates and solder bumps. Components and Packaging Technologies, IEEE Transactions on, 2002. 25(4): p. 695-700.
[9] Young, W.B., Anisotropic behavior of the capillary action in flip chip underfill.
Microelectronics Journal, 2003. 34(11): p. 1031-1036.
[10] Wang, J.L., Flow time measurements for underfills in flip-chip packaging. Ieee
Transactions on Components and Packaging Technologies, 2005. 28(2): p. 366-370.
67
[11] Young, W.B. and W.L. Yang, Underfill of flip-chip: The effect of contact angle and solder bump arrangement. Ieee Transactions on Advanced Packaging, 2006. 29(3): p. 647-653.
[12] W. B. Young, "Anisotropic behavior of the capillary action in flip chip underfill.,"
Microelectronics Journal, vol. 34, pp. 1031-1036, 2003.
[13] W. H. Herschel and R. Bulkley, "Konsistenzmessungen von Gummi-
Benzollosungen," Kolloid Z, vol. 39, pp. 291-300, 1926.
[14] 施孟甫, 覆晶封裝底部封膠流場之觀測. 國立成功大學航空太空工程研究所,
民國 97 年 5 月.
[15] 賴琦郎, 複雜模具中編織纖維預型對充模之影響. 國立成功大學航空太空工
程研究所, 民國 88 年 1 月.
[16] Frank M, W., Viscous Fluid Flow 2nd. The McGraw Hill Companies,inc, Frank M,
W., Viscous Fluid Flow 2nd. The McGraw Hill Companies,inc,
[17] 林世偉, "覆晶封裝不同隆點分佈下之充填分析與最佳化," 國立成功大學航
空太空工程研究所, 民國 100 年 6 月.
[18] B. R. Gebart, "Permeability of Unidirectional Reinforcements for RTM," Journal
of Composite Materials, vol. 26, pp. 1100-1110, 1992.
