以無乘法器之FPGA 來實現梳型濾波器

以無乘法器之 FPGA 來實現梳型濾波器

郭孟鑫

清雲科技大學電機所

e-mail:[email protected]

摘要

曹語璇² 饒國安³ 清雲科技大學電機所 e-mail:[email protected]² [email protected]³

傳統數位訊號處理皆由可程式規劃

之 數 位 信 號 處 理 器 （ Digital signal Processor，DSP）來實現，本論文以無乘 法 器 之 FPGA(Field Programmable Gate Array）提供另ㄧ快速有效的方法來實現梳 型濾波器及其相關之修飾低通、高通及帶 通濾波器，可立即產生正確有效的結果。

在數值處理方面，類比數位轉換器(ADC) 之無號數(unsigned number)被轉換為有號 數(signed number)，乘法運算以暫存器的 移位來取代之，另建構一運算機制來防止 溢位的產生。在訊號量測及頻譜分析方 面，以容許頻率範圍內之弦波信號取樣 後，經規劃之 FPGA 濾波器處理，再將濾 波 過 後 之 數 位 信 號 經 數 位 類 比 轉 換 器 (DAC) ，經由示波器量測並作歸納與分 析 。 由 於 現 在 系 統 單 晶 片 （ System on Programmable Chip, SoPC）的應用，能在 一個可規劃之晶片(FPGA)實現一個複雜 的系統，而此一以 FPGA 為數位信號處理 的方法，當可作為 SoPC 設計發展之另一 構思。

關鍵詞：現場可程式化邏輯閘陣列、梳型 濾波器、桶型位移暫存器、管線 式加法器、修飾梳型濾波器。

Abstract

In general, digital signal Processing

systems are implemented by using digital signal processors which execute programmed instructions that define the signal-processing application. This paper presents an efficient and inexpensive technique for implementing comb filter and its related low-pass, high-pass and band-pass filters based on multiplierless FPGA(Field Programmable Gate Array). In the numerical processing, the unsigned number from analog-to-digital converter is transferred to signed number, the multiply operation is replaced by shifting the register and the mechanics of preventing overflow are constructed. To measure and analyze the signals, sampled sinusoidal signals whose frequency are under Nyquist frquence are passed to the FPGA-based filters which generate the required results, these results are further collected and analyzed.

Nowadays, the concept on SoPC( System on Programmable Chip) is pervasive, this FPGA-based technique provides a method to approach SoPC designs.

Keywords:Field Programmable gate array

（FPGA）, comb filter, barrel shifter, pipeline adder, modified comb filter.

一、緒論

在數位信號處理技術發展的初期，人

們只是在通用數位計算機上進行演算法的 研究和處理系統的模擬。盡管人們已經認 識到數位系統的優越性，並將其應用在處 理信號的實際系統之中，但由受到速度、

成本和體積的限制，使數位信號處理系統 還只是美好的期望。快速傅立葉轉換方法 的提出和積體電路技術的發展，使得用硬 體來實現各種數位濾波器和FFT受到極大 的改善，從而導致了近二十年來DSP的技 術與元件極為迅速的發展[1]。

自從40年代第一臺數位式電子算機問 世以來，計算機科學與技術飛速的發展。

尤其是微處理器與微電腦的出現和迅速推 廣應用，為科學技術的發展，國民經濟、

人民生活乃至觀念，都帶來了一次革命性 的變革。通用型微處理器，採用的是馮‧

諾依曼結構，即程式指令和資料共用一個 儲存空間和單一的位址與資料匯流排。為 了進一步提高運算速度，以滿足即時數位 信號處理演算法的要求，當前的DSP都採 用了與通用微處理器不同的結構，即放棄 了馮．諾依曼結構，而採用了哈佛結構。

所謂哈佛結構，是將程式指令與資料的儲 存分開，各有自己的位址與資料匯流排。

這就使得處理指令和資料可以同時進行，

從而大大提高了處理效能[1][2]。

目前的研究人員可經由兩種方式來 做 數 位 訊 號 處 理 ， 模 擬 的 方 式 是 用 MATLAB，實現方式包含：DSP 和 FPGA。

而本論文採用 IC 雛型電路設計，也就是現 場可程式邏輯閘陣列（Field programmable gate array﹐FPGA），而現在的 FPGA 就有 足夠的邏輯來做處理，利用硬體電路的方 式處理複雜的演算法，經硬體運算處理過 後可得到系統的輸出訊號。

FPGA 為 快 速 雛 行 化 ﹙ Fast prototyping﹚的IC元件，這種IC提供了「邏 輯閘陣列」﹙Gate Array﹐GA﹚元件的特性 與「可程式陣列邏輯」（Programmable Array Logic,PAL）元件的規劃彈性，所以可以縮 短電子產品雛形製作的時間，進而達到“快 速雛行化”的目標，因此受歡迎。

目前雖然有許多FPGA佈局和繞線的 研究，不過將數位訊號處理（Digital Signal Processing﹐DSP）的演算法，實現在FPGA 晶片上卻不多，在國內也有許多數傳統的 數位濾波器研究。不過以上的研究都是標 準的數位濾波器，在硬體的實現裡面還包 括乘法器，除了標準的數位濾波器實用性 不高外，還要先找出濾波器的係數。至於 本論文提供了一個無需乘法器之快速又有 效的方法來實現數位濾波器，此濾波器的 係數非常簡單實用性高，當濾波器的要求 不是很嚴謹，可用此方法來實現。本論文 所包括的內容如下：本論文第二章則討論 數位濾波器分為FIR及IIR；第三章則探討 以特殊形式的極零點擺置，產生梳型濾波 器在經由極零點位置的調整，修飾為修飾 低通梳型濾波器、修飾高通梳型濾波器、

修飾帶通梳型濾波器以及頻率響應圖做分 別的介紹；第四章將探討FPGA來實現梳 型濾波器硬體實驗結果；第五章結論。

二、數位濾波器

數位濾波器依照脈衝響應序列來分

類 ， 可 分 為 有 限 長 度 脈 衝 響 應 濾 波 器 (Finite Impulse Response ﹐FIR)及無限長 度 脈 衝 響 應 濾 波 器 (Infinite Impulse Response﹐IIR)，它們都可以用差分方程式 分別來表示如下【11】【12】：

（1） FIR 差分方程式：

[ ] ∑ [ ]

=

−

=

^M

i

i

x n i b

n y

0

(1-1)

（2） IIR 差方方程式：

[ ] ∑ [ ] ∑ [ ]

= =

− +

−

= ^M

i

N

k k

i

x n i a y n k

b n

y

0 1

(1-2) 分別由差分方程式(1-1)式和（1-2）式可以 看出輸出只與輸入有關，跟過去的輸出沒 有關係，稱為 FIR 濾波器。IIR 濾波器輸 出不但與輸入有關，也與過去的輸出有 關，也就是說過去的輸出會影響到現在的 輸出值【12】。

有限長度脈衝響應濾波器（FIR）優於無 限長度脈衝響應濾波器（IIR）具有下列優 點【12】：

（1） 具有嚴格線性相位。

（2） 永遠為穩定。

（3） 設計方法一般為線性。

（4） 可有效的用硬體實現。

（5） 濾波器之啟動瞬間具有有限時間 區段。

在設計 IIR 濾波器時，我們首先從類 比濾波器轉移函數^H

( )

^{s 下手，透過雙線性}

轉換，將 S 域內的轉移函數轉換到 Z 域，

就可以將類比的轉移函數^H

( )

^{s 求得希望}

的數位轉移函數^H

( )

^z 。 FIR 濾波器則使 用傅立葉級數的方法和矩形函數相乘。由 於以上都是標準的數位濾波器設計，吾人 可以依照上述的方法可以設計出性能相當 好的 IIR 及 FIR 濾波器。但這些濾波器的 係數一般為非整數，在實際工作中，特別 是對信號做實際的濾波處理時，有時對濾 波器的性能要求並不很高，但要求計算速 度快，濾波器的設計也應簡單，因而希望 濾波器的係數為整數。吾人可以利用複數 平面零點擺置產生線性相位濾波器，因而 線性相位濾波器是屬於 FIR 系統，但並非 所有的 FIR 系統屬於線性相位濾波器的特

性。以下將說明線性相位響應濾波器零點 在複數平面可能有三種擺置的位置如圖 2.1 所示﹕

（1）零點（A）在單位圓內或圓外取 共軛。

（2）在單位圓內或圓外實軸上零點

（B）或單位圓上零點（C）為對 稱。

（3）零點在實數軸（D）和在單位圓 上（E）。在下一章節，吾人則使用第三種 零點擺置方法來實現線性相位濾波器。

圖 2.1 線性相位濾波器之零點擺設

三、梳型濾波器

一個系統的轉移函數假設我們定義為 下列式子：

( ) ( ) ( ) ^z

A z z B

H

= （3-1）

極點就是讓分母^A

( )

^{z 為 0，而且H}

( )

^z

為無限大，也就是說極點的位置是根據

( )

^z

A 的根而來。零點就是讓分子^B

( )

^{z 為}

0，使^H

( )

^z 之值為零的 Z 值，也就是說零 點的位置是根據^B

( )

^{z 的根而來。數位濾波}

器設計，最主要也就是在複數平面擺置極 點跟零點。例如當單位圓佈置等距離 2 個 零點，2 個極點為共軛，則極零點在單位 元分佈圖如圖 3.1 所示，則產生的頻率響 應圖如圖 3.2 所示。極點跟零點的擺設牽 扯系統的頻率響應，所以硬體設計上差分 方程式就變成一個非常重要的角色。

圖3.1 極零點位置圖

圖3.2 頻率響應圖

在特殊的情形下，若將 M 取為 2 的乘冪次 方吾人在單位圓佈置等距離 M 個零點，M 個極點在原點，則產生的增益響應類似像 梳子，此系統稱梳型濾波器[8]。若我們用

特殊的形式擺法，將 8 個極點放置原點，

在單位圓佈置等距離 8 個零點，則產生特 殊的頻率響應類似梳子，我們稱 8 階梳型 濾波器。圖 3.3 為階數為 8（M＝8）梳型 濾波器極零點位置擺設，圖 3.4 為階數為 8

（M＝8）梳型濾波器頻率響應圖。

圖 3.3 階數為 8 梳型濾波器

圖3.4 階數為8梳型濾波器頻率響應圖 若將 M 取為 2 的乘冪次方 M 階梳型濾波 器之 Z 轉換如下所示：

( ) ( )( ) ( )( ) ( )

ZM

ZeroM Z Zero Z Zero Z M Z X

Z Z Y

H = =1× − 1 − 2L − （3.2）

M 為濾波器的階數，若在單位圓的零點對 稱，則 M 階梳型濾波器之 Z 轉換則表示如

下：

( ) ( )

( ) ( ^Z

^M

)

M Z X

Z Z Y

H

= = 1 ×1− ⁻

（3.3）

（3.3）式經由反Z轉換可得到下列差分方 程式：

( ) [ x ( ) ( n x n M ) ]

n M

Y

= 1 − −

（3.4）

觀察（3.4）式若將 M 取為 2 的乘冪次方，

這時我們可以用移位暫存器來取代乘法 器，當暫存器向右移一位等於將結果乘以

2

1，舉例來說：當 M=8 時則（3.4 式）的 差分方程式則變成：

( ) [ ( ) (

8

) ]

8

1 − −

=

x n x n n

Y

（3.5）

（3.5）式差分方程式中的 8

1使用移位暫存

器右移 3 位，則可完成乘 8

1的效果。若

M=16 時則差分方程式則變成：

( ) [ ( ) (

¹⁶

) ]

16

1 − −

=

x n x n n

Y

（3.6）

（3.6）式差分方程式中的 16

1 使用移位暫

存器右移4位，則可完成乘 16

1 的效果。此 方法非常簡單吾人可用FPGA之數位邏輯 功能來架構移位暫存器進而來實現梳型濾 波器。

3.1 修飾低通梳型濾波器

梳型濾波器是由多頻帶所組成，若要 應用至其他地方時，需要用到部份的頻帶 通過，此時將梳型濾波器加以修改，其中 一個極點放置單位圓角度為0的零點 上，使的極零點重疊如圖3.5所示，重疊後 產生的結果如圖3.6所示，我們可以得到一

個低通濾波器，差分方程式分別表示如下：

( )

= 1 ×

[

x

( ) (

n −xn−M

) ] (

+yn−1

)

n M

y （3.7）

圖3.5 極零點重疊修飾低通梳型濾波器

圖3.6 修飾低通梳型濾波器頻率響應圖 由圖 3.6 頻率響應圖得知，當信號在 單位圓角度為 0 的位置因極零點互相相消 則產生的系統響應為極大，信號在單位圓 角度為 4

π

的零點時系統響應為零，若信號

趨近於單位圓角度 4

π

和

2

π

中間時，因為最

靠近單位圓角度 0 的極點系統響應變大、

信號落在 2

π

的零點時系統響應為零，當信

號趨近於 2

π

和

4 3

π

中間時，系統響應變大 但會比信號趨近

4

π

和

2

π

中間的系統響應

來的小，另外當信號在單位圓角度為 4 3

π

的零點時系統響應為零，信號趨近於 4 3

π

和π 的中間時，因為離單位圓角度 0 的極 點最遠系統響應為變大但為最小，信號落 在π 的零點時系統為零。這種低頻通過高 頻逐漸被衰減增益響應此系統稱修飾低通 梳型濾波器。

3.2 修飾高通梳型濾波器

為了得到一個高通濾波器，我們將梳 型濾波器加以修改將一個極點放置在單位 圓角度為π 的零點上，使的極零點重疊互 相相消如圖 3.7 所示，，我們可以得到一 個高通濾波器，其差分方程式表示如下：

( )

= 1 ×

[

x

( ) (

n −xn−M

) ]

−y

(

n−1

)

n M

y （3.8）

圖 3.7 極零點重疊修飾高通梳型濾波器

圖3.8 修飾高通梳型濾波器頻率響應圖

頻率響應圖如圖 3.8 所示。當信號落在單 位圓角度為 0 的位置系統響應為零，信號 趨近於單位圓角度 0 和

4

π

中間時，因為距 離單位圓角度π 的極點最遠系統響應為變 大但為最小。若信號落在單位圓角度為

4

π

的零點時系統響應為零，信號趨近

4

π

和

2

π

中間時，系統響應變大但會比信號趨近 0 和 4

π

中間的系統響應來的大，當信號落在

2

π

的零點時系統響應為零，信號趨近 2

π

和

4 3

π

中間時，因為最靠近單位圓角度π 的極 點系統響應變大，信號落在

4 3

π

的零點時 系統響應為零，若信號落在單位圓角度為 π 的零點因極零點互相相消則產生的系統 響應為極大，這種低頻衰減高頻通過增益 響應此系統稱修飾高通梳型濾波器。

3.3 修飾帶通梳型濾波器

帶通濾波器將兩個極點分別放置於單 位圓角度為

2

± 的零點上，使的極零點重

π

疊如圖 3.9 所示，則差分方程式表示如下：

( )

= 1 ×

[

x

( ) (

n −xn−M

) ]

−y

(

n−2

)

n M

y （3.9）

由圖 3.10 頻率響應圖得知，當信號在單位 圓角度為 0 的零點上系統響應為零，若信 號趨近於單位圓角度為 0 和

4

π

之間時系統

響應變大、信號落在單位圓角度為 4

π

的零 點時系統響應為零，當信號落在單位圓角 度為 2

± 的零點上，因極零點重疊互相相

π

消則產生的系統響應為極大，當信號趨近 於單位圓角度為

4 3

π

的零點時系統響應為 零，信號趨近於單位圓角度

4 3

π

和π 系統響 應變大，若信號落在單位圓角度為π 的零 點時系統響應為零，這種可以讓介於某個 之間的頻率成分通過，並將低於某個之間 的頻率與高於某個之間的頻率成分濾除此 系統稱修飾帶通梳型濾波器。

圖3.9 極零點重疊修飾帶通梳型濾波器

圖3.10 修飾帶通梳型濾波器頻率響應圖 修飾梳型濾波器是極點覆蓋零點，此 種方法的使用得非常的小心，因為極點和 零點必須計算的相當非常準確，才能夠讓 極點跟零點完全的相消，也因為極點跟零 點完全的相消才能夠讓系統穩定，若系統 極點跟零點沒有完全相消則系統不穩定。

四、用 FPGA 來實現梳型濾波器

數位信號處理（DSP）一般來說需要 A/D、D/A 如圖 4.1 所示。而我們用無乘法 器之 FPGA 來實現 DSP。以梳型濾波器來 舉例，濾波器需要的硬體組成如下：A/D 轉換器，Xilinx SpartanIIE FPGA，D/A 轉 換器，A/D 轉換器是將類比信號轉換成數 位信號，FPGA 的輸入信號則用轉換完成 的數位信號為輸入，FPGA 是使用 DSP 的 演算法將輸入信號轉換成合適的輸出信 號。D/A 轉換器則將 FPGA 的輸出數位信 號轉換成類比信號。

圖4.1 DSP處理器系統運算架構方塊圖 由於 A/D、 D/A 轉換器為無號數，但 FPGA 做數位訊號處理為有號數，在本論 文中，數值處理分為三項（1）無號數變有 號數（2）以移位暫存器代替乘法器處理（3）

加法會超出範圍（Over flow）處理。以下 將針對三項做詳細的介紹。

（1）因為 A/D、D/A 為 8 位元輸出信號 範圍 0 至 255，都是無號數型式，不過 FPGA 做數位訊號處理時是以有號數型式 來做運算，因此吾人必須將無號數型式轉 換成有號數型式，其修正方式為將輸入信 號值-128，經由 FPGA 做數位訊號處理後 在將處理過後的值+128，如此可以使無號 數型式變成有號數型式，以利我們的運算 處理。

（2）然後利用 FPGA 做 8 階和 16 階梳 型濾波器時，由差分方程式中的乘以

8 1或

16

1，吾人則使用移位暫存器來實現乘法功 能，當暫存器向右移一個位元等於將結果 乘2

1，使用移位暫存器向右移三個位元就

是乘8

1，舉個簡單例子:當信號為+64 時則 此時 2 的補數為 01000000 使用移位暫存器 右移三個位元，最高位元補〝0〞則變成 00001000 此結果為+8。若信號為-64 時則 此時 2 的補數為 11000000 使用移位暫存器 右移三個位元，則此時最高位元補〝1〞則 變成 11111000 則此結果為-8。吾人可以使 用上述的方法即可完成 2 的乘冪次方相 乘，其此方法為重要的數值處理方式。

（3）但是梳型濾波器硬體差分方程式 為

[ ( ) (

8

) ]

8

1

x n

− n

x

− ，若吾人先將現在的輸

入和前八個輸入資料作相減再乘 8

1，若取 樣頻率夠快時則會導致處理結果超出範 圍 ， 舉 例 來 說 ： 若 現 在 的 輸 入 信 號 為 +127，前八個輸入信號值為-127，將現在 的輸入信號值+127 和前 8 個的輸入信號值

-127 做相減時，則此時已經超出範圍，故 吾人則使用

[ ] [

8

]

8 1 8

1

x n

−

x n

− 將現在的輸

入資料和前 8 個的輸入資料，分別乘以 8 1 後再相減即可得到正確的輸出值。

利用 VHDL 的語言將 FPGA 成為兩項移 動平均低通濾波器、兩項移動平均高通濾 波器、梳型濾波器、修飾低通梳型濾波器、

修飾高通梳型濾波器、修飾帶通梳型濾波 器。修飾低通梳型濾波器的硬體電路是由 四個區塊所構造，如圖（4.2）所示，第一 個區塊為輸入延遲，每延遲一次就抓住前 一個輸入資料，避免任何資料損失。第二 個區塊為加法電路。第三個區塊為位移，

多位元的位移可於同一個 CLOCK 時間內 完成，第四個區塊為輸出延遲一次再相 加。至於兩項移動平均低通濾波器、兩項 移動平均高通濾波器、修飾高通梳型濾波 器、修飾帶通梳型濾波器硬體電路，依據 差分方程式根據以上的硬體稍加修改就可 得到，在此就不再詳細的說明。

圖 4.2 M＝8 修飾低通梳型濾波器硬體方 塊圖

4.1 兩項移動平均低通濾波器

本論文的實驗結果，我們首先以兩項 移動平均低通濾波器和兩項移動平均高通 濾波器來作解說，若 FPGA 要做信號處理

時，利用硬體描述語言 VHDL 使兩項移動 平均低通濾波器硬體電路，下載至 FPGA 若取樣頻率為 20KHz，我們可以從取樣定 理得知最大頻率為 10KHz，在輸入信號為 ㄧ個弦波輸入頻率為 0.24KHz 正弦波時，

則對應輸出信號峰對峰值為 5.3V，對應 1KHz 正弦波時其訊號輸出峰對峰值為 5.3V，若輸入 2KHz 時輸出信號峰對峰值 為 5.1V，輸入 3KHz 時輸出信號峰對峰值 為 4.5V，當輸入頻率 4KHz 時輸出信號峰 對峰值為 3.9V，依續如頻率響應圖 4.3 所 示。由頻率響應圖 4.3 的數據可知當輸入 頻率越高時，峰對峰值（Vm）逐漸的下降 此時正顯示出兩項移動平均低通濾波器的 特性。

圖4.3 兩項移動平均低通濾波器之頻率 響應圖

4.2 兩項移動平均高通濾波器

當 FPGA 做兩項移動平均高通濾波 器，若取樣頻率為 20KHz，從取樣定理得 知 最 大 頻 率 為 10KHz ， 在 輸 入 頻 率 為 0.24KHz 正弦波時，則此時的輸出信號峰 對峰值為 1V。輸入頻率為 1KHz 其訊號輸 出峰對峰值為 1.2V。輸入 2KHz 時輸出信 號峰對峰值為 1.8V。若輸入 3KHz 時輸出 信 號 峰 對 峰 值 為 2.6V 。 當 輸 入 頻 率 4KHz，輸出峰對峰值為 3.1V，依續如頻 率響應圖圖 4.4 可知當輸入頻率越高時，

峰對峰值（Vm）逐漸的上升此時正顯示出 兩項移動平均高通濾波器的特性。

圖 4.4 兩項移動平均高通濾波器之頻率 響應圖

4.3 梳型濾波器

利用硬體描述語言使 FPGA 成為 M＝

8 的梳型濾波器硬體電路圖，我們輸入信 號為ㄧ個弦波，取樣頻率為 20KHz 時，依 照 取 樣 定 理 得 知 輸 入 最 大 頻 率 為 10KHz，若輸入信號為ㄧ個弦波時頻率為 0.24KHz，輸出峰對峰值為 1.56V，輸入頻 率 為 1.2KHz 其 訊 號 輸 出 峰 對 峰 值 為 3.1V，輸入 2.5KHz 時輸出信號峰對峰值 為 1.56V，輸入 3.7KHz 時輸出信號峰對峰 值為 3.1V。若輸入頻率 5KHz，輸出峰對 峰值為 1.56V，依續如圖 4.5 所示。由圖 4.5 的數據可知當某個頻率的範圍峰對峰 值逐漸上升，某個頻率範圍峰對峰值逐漸 下降這種依序上升依序下降的的頻率響應 圖，其形狀酷似梳子是以稱為 M＝8 梳型 濾波器。

圖 4.5 M＝8 梳型濾波器頻率響應圖 使 FPGA 成為 M＝16 的梳型濾波器，

其頻率響應圖如圖 4.6 所示。

圖 4.6

M＝16 梳型濾波器頻率響應圖

4.4 修飾梳型濾波器

使用硬體描述語言使 FPGA 成為 M＝

8 的修飾低通梳型濾波器，若我們輸入信 號為ㄧ個弦波峰對峰值

( ) v

m 為 5V，取樣頻 率為 20KHz 時依照取樣定理得知，輸入最 大頻率為 10KHz，若輸入頻率 0.24KHz，

此實為低頻訊號，輸出峰對峰值為 3.2V，

輸入頻率為 1KHz 其訊號輸出峰對峰值為 3.2V，因為在頻率響應圖上 0.24KHz 和 1KHz 都可似於通帶內，故峰對峰值為相 同，輸入頻率為 1.3KHz 輸出峰對峰值為 2.9V。輸入頻率為 1.7KHz 輸出峰對峰值 為 2.1V。此時可以看出低頻明顯的通過，

輸入頻率為 2KHz 輸出峰對峰值為 1.8V。

當輸入頻率為 2.5KHz 輸出峰對峰值為

1V。輸入頻率為 3.7KHz 輸出峰對峰值為 1.8V，此時的峰對峰值會比 1KHz 的峰值 還小。輸入頻率為 5KHz 輸出峰對峰值衰 減為 1V。輸入頻率為 6.25KHz 輸出峰對 峰值為 1.5V，此時的峰對峰值會比 3.7KHz 的峰值還小。輸入頻率為 7.5KHz 輸出峰 對峰值為 1V。輸入頻率為 8.75KHz 輸出 峰對峰值為 1.2V，此時的峰對峰值會比 6.25KHz 的峰值還更小，當輸入為 10KHz 輸出峰對峰值衰減為 1V，頻率響應圖如圖 4.7 所示。由頻率響應圖可知當低頻的時候 峰對峰值為通過，高頻的時候峰對峰值為 衰減，是以稱為 M＝8 修飾低通梳型濾波 器。

圖 4.7 取樣頻率 20KHz M＝8 修飾低通梳 型濾波器頻率響應圖

若將取樣頻率為20KHz則M＝16修飾低通 梳型濾波器之頻率響應圖如圖4.8所示，由 圖4.7和圖4.8頻率響應圖得知若階數（M）

越大時通帶頻寬也越大，若將取樣頻率為 5KHz、10KHz、20KHz、30KHz則M＝8 修飾低通梳型濾波器之頻率響應圖如圖 4.9所示，圖4.10三種取樣頻率M＝16修飾 低通梳型濾波器之頻率響應圖。

圖4.8 取樣頻率20KHz M＝16修飾低通 梳型濾波器頻率響應圖

圖4.9 四種取樣頻率M＝8修飾低通梳型濾波器之頻率響應圖

5KHz

10KHz 20KHz

30KHz

圖4.10 三種取樣頻率M＝16修飾低通梳型濾波器之頻率響應圖

由頻率響應圖可知當取樣頻率越大 時，輸入的頻率範圍也越大，則通過的頻 寬也越大。故若要改變通帶有兩種方式

（1）改變取樣頻率（2）改變階數（M）。

M＝8、M＝16 修飾高通梳型濾波器和 M

＝8、M＝16 修飾帶通梳型濾波器依序所 示，其頻率響應圖如圖 4.11、4.12、4.13、

4.14 所示。

圖 4.11 取樣頻率 20KHz M＝8 修飾高通 梳型濾波器之頻率響應圖

20KHz 25KHz

30KHz

圖 4.12 取樣頻率 20KHz M＝16 修飾高 通梳型濾波器之頻率響應圖

若取樣頻率為 5KHz、10KHz、20KHz、

30KHz M＝8 修飾高通梳型濾波器和 M＝

8 修飾帶通梳型濾波器頻率響應圖如圖 4.15、4.17 所示。三種取樣頻率 20KHz、

25KHz、30KHz M＝16 修飾高通梳型濾波 器和 M＝16 修飾帶通梳型濾波器頻率響 應圖如圖 4.16、4.18 所示。

圖4.13 取樣頻率20KHz M＝8修飾帶通 梳型濾波器之頻率響應圖

圖4.14 取樣頻率20KHz M＝16修飾帶通 梳型濾波器之頻率響應圖

圖4.15 四種取樣頻率M＝8修飾高通梳型濾波器之頻率響應圖

圖 4.16 三種取樣頻率 M＝16 修飾高通梳型濾波器之頻率響應圖

5KHz 10KHz

20KHz

30KHz

20KHz

25KHz 30KHz

圖 4.17 四種取樣頻率 M＝8 修飾帶通梳型濾波器之頻率響應圖

圖 4.18 三種取樣頻率 M＝16 修飾帶通梳型濾波器之頻率響應圖

5KHz 10KHz 20KHz 30KHz

20KHz 25KHz 30KHz

五、結論

數位電路的蓬勃發展，使得許多傳統

的類比信號處理漸被數位系統所取代，而 濾波器可說是信號處理中最重要的一環，

濾波器硬體實現上，乘法器佔非常重要的 角色，本論文提供了一個無需乘法器之快 速又有效的方法來實現。當濾波器的規格 要求不是很嚴格時，可用此方法來實現。

六、參考文獻

[1] 澎啟琮等編著，DSP 與即時數位訊號 處理，儒林出版，台北市，民國八十 八年六月。

[2] 陳東敏等編著，數位信號處理導論，

全華科技，台北市，民國八十八年。

[3] 鄭群星編著，FPGA/CPLD 數位晶片設 計入門–使用 Xilinx ISE 發展系統，全 華出版，台北市，民國九十四年三月。

[4] 林容益編著，DSP/CPLD 控制技術及 應用–TMS320C54X 系列基礎篇，全 華出版， 台北市，民國九十四年一 月。

[5] 董紹平等編著，數位訊號處理基礎，

儒林出版，台北市，民國八十二年一 月。

[6] 杜中明等譯，數位訊號處理，儒林出 版，台北市，民國八十年三月。

[7] 貝蘇章教授推薦、Sanjit K.Mitra 編 著，數位訊號處理，二版，旗標出版，

台北市， 民國九十二年十二月。

[8] 李宜達編著，數位訊號處理–從設計 到實現，全華出版，台北市，民國九 十四年一月。

[9] P.Lapsley﹐J.Bier﹐A.Shoham﹐E.LEE：

DSP Processor Fundamentals（IEEE Press﹐New York﹐1997）

[10] D Shear：“EDN’s DSP Benchmarks,”

EDN33,126-148（1988）

[11] E ﹒ LEE“Programmable DSP Architectures ： Part I ﹐ ”IEEE Transactions on Acoustics﹐

Speech and Signal Processimg Magazine PP﹒4-19（1988）

[12] E﹒LEE“Programmable DSP Architectures：Part II﹐”IEEE Transactions on Acoustics﹐

Speech and Signal Processimg Magazine PP﹒4-14（1989）

[13] J.Pollard:“The Fast Fourier Transform in a finite Field,”Mathematics of Computation 25,65-374（1971）

[14] U.Meyer-Base﹐A﹒Meyer-Base﹐

W.Hilberg ： “Coordinate Rotation Digital Computer （ CORDIC ） Synthesis for FPGA﹐”Lecture Notes in Computer Science 849 ﹐ 397-408

（Springer﹐Heidelberg﹐1994）

[15] Leibowitz ﹕ “A simplified Binary Arithmetic for the Fermat Number transform ﹐ ”IEEE Transactions on Acoustics ﹐ Speech and signal Processing 24﹐356-359（1976）