元件實作

依據3.2 模擬之結果，我們決定之實驗條件如表 3-2 所示，關於元 件的基本結構，則仍依據表 3-1 之條件，不作結構或圖形上特別的實 驗。至於製程程序，則表示於圖 3-10 元件之簡易製程流程圖之中。其 中有關傳統互補式金氧半場效電晶體的製程部分，我們不多加描述，

但若與雙擴散汲極金氧半場效電晶體有關之部分，則會加註說明於圖 示中。由圖中顯示，雙擴散汲極金氧半場效電晶體與傳統的互補式金 氧半場效電晶體，在製程條件及程序上幾乎沒有太大差異，這也正如 之前我們所說的，雙擴散汲極金氧半場效電晶體極易整合於傳統的互 補式金氧半場效電晶體中的原因。

41

項 目 參 數 值 元件通道長度 (μm) 1.2

元件閘極至汲極端接點距離 (μm) 1 元件操作電壓範圍 (V) 0 〜 15 元件閘極氧化層厚度 (Å) 310

離子佈植能量 (KeV) 120 〜 240 離子佈植劑量 (cm^-2) 6.5×10¹² 〜 2×10¹³

表3-1 雙擴散汲極金氧半場效電晶體模擬參數值

42

離子植入劑量 (cm^-2) 1.0×10¹³ 1.4×10¹³

120 V

150 V

180 V V

離子 植入 能量

(KeV) 240 V V

表3-2 元件製作之離子植入條件分佈表

43

圖3-1 模擬 DDDMOS 元件(L/S=3μm/1μm)之電性特性

0 2 4 6 8 10 12

0 5 10 15

Vd (V)

Id (mA)

Vg : 1.5V ~ 13.5V Step : 1.5V Energy : 120 KeV Dosage : 6.5×10¹²cm^-2

44

100 120 140 160 180 200

Energy (KeV)

Idsat (mA)

Dosage : 6.5×10¹² cm^-2

Idsat (mA)

Energy : 170 KeV

45

圖3-3 不同植入條件對汲極飽合電流之趨勢圖，

電壓操作條件：V_g=13.5V，V_d=15V

6 8 10 12 14 16 18 20

0 50 100 150 200 250 300

Energy (KeV)

Idsat(mA)

6.5×10^12 1×10^13 1.4×10^13 Dosage : cm^-2

46

圖3-4 雙擴散汲極區(漂移區)之濃度分佈圖：

(a) 150KeV, 1×10¹³cm^-2；(b) 240KeV, 1×10¹³ cm^-2 (a)

(b)

47

圖3-5 在 V_g = 13.5V, V_d = 15V 條件下，電場分佈及空乏區圖：

(a) 150KeV, 1×10¹³ cm^-2；(b) 240KeV, 1×10¹³ cm^-2 (元件：L/S=3μm/1μm)

(a)

(b)

48

圖3-6 在 V_g = 13.5, V_d = 15V 條件下，電場分佈及空乏區圖：

(a) 150KeV, 1.4×10¹³ cm^-2；(b) 240KeV, 1.4×10¹³ cm^-2 (元件：L/S=3μm/1μm)

(b) (a)

49

圖 3-7 不同植入條件對關閉崩潰電壓之趨勢圖，

電壓操作條件：V_g=0V，V_d=15V (元件：L/S=3μm/1μm)

10 15 20 25

0 50 100 150 200 250 300

Energy (KeV) BVdd(V)

6.5×10^12 1×10^13 1.4×10^13 Dosage : cm ^-2

50

圖3-8 在 V_g = 0, V_d = 15V 條件下，電場分佈及空乏區圖：

(a) 150KeV, 1×10¹³ cm^-2；(b) 240KeV, 1×10¹³ cm^-2 (元件：L/S=3μm/1μm)

(a)

(b)

51 (a)

(b)

圖3-9 在 V_g = 0, V_d = 15V 條件下，電場分佈及空乏區圖：

(a) 150KeV, 1.4×10¹³cm^-2；(b) 240KeV, 1.4×10¹³ cm^-2 (元件：L/S=3μm/1μm)

52

P-Well Implant

Field Oxidation

Gate Oxide-2

Poly Gate

NDDD Implant

LDDN Implant

S/D Implant

Contact Implant

DDD_NMOS NMOS

V Gate Oxide-1

V

53

54 峰(Peak)將因此較深(參考圖 3-4)，亦將使得漂移區表面承受電壓的能力 提升，因此 P-N 接面崩潰將先於表面崩潰而發生。反之，高劑量或低

55 (Gate-Induced Drain Leakage，GIDL)所引起。此現象的發生機制，是因 閘極氧化層之下與漂移區的重疊部分，因閘極端與汲極端的電壓差 (V_DG>0V)，使得漂移區靠近表面的區域被空乏(參考圖 3-8 及圖 3-9)。

當汲極-閘極之電位差持續增加，使得電場增強，使得空乏區產生電子

－電洞對。在靠近氧化層之處由於電洞的聚集形成反轉層(Inversion Layer)，而電子則由價電帶(Valence Band)直接穿透(Tunneling)位障到達 傳 導 帶(Conduction Band) ， 而 形 成 所 謂 的 能 帶 穿 透 (Band-to-Band

56

不大，汲極電場較高。劑量增加之後，漂移區的空乏電荷較多，承受 較大的電位降，使得汲極電場反而較低。因此在本論文使用的劑量範 圍內，增加劑量反而造成較低的汲極漏電流。

另外我們從樣本晶片中各取四點位置，並量測其關閉電流與汲極 飽合電流的關係，得到圖 4-13 之結果，可看出植入劑量在 1×10¹³cm^-2 時，其植入的能量將會影響漏電流與飽合電流之間的關係，但主要的 因素在於植入能量影響了汲極飽合電流的大小，換句話說，在這樣的 植入劑量條件之下，想要得到較高的汲極飽合電流有一種選擇，就是 降低植入能量。在1.4×10¹³cm^-2這一組中，其關閉電流之所以趨近於定 值(~20pA)的原因，是因為自動量測系統對於電流量測能力的極限所導 致，從圖4-10 中不難看出，實際漏電流將比 20pA 更低。但若從圖 4-14 關閉電流與崩潰電壓之關係圖中，可看出這樣將會使得崩潰電壓降 低。所幸，在 1.4×10¹³cm^-2這個條件之下，植入能量對於漏電流幾乎沒 有影響，但卻可提升元件的汲極飽合電流及崩潰電壓。雖然高植入劑 量的條件，在提升汲極飽合電流及崩潰電壓的特性上並不如低劑量那 麼顯著，但對於元件整體而言，卻可降低許多的寄生效應，不失是解 決雙擴散汲極金氧半場效電晶體的方法之一。

57

Wafer No.

Energy (KeV)

Dosage

(cm^-2) #1 #2 #3 #4 #5 #6

120 1.4×10¹³ V

150 1.4×10¹³ V

180 1.0×10¹³ V

180 1.4×10¹³ V

240 1.0×10¹³ V

240 1.4×10¹³ V

Vt

^{(V) 1.1595 1.1245 1.1218} 1.1341 1.1365 1.1541

Idsat ^{(mA) 10.710 11.223 10.691} 11.291 10.235 11.714

BVdd ^{(V) @ V}_I^g=0

d=1uA 16.93 16.02 18.87 17.32 19.99 18.24

Ioff ^{(pA) @ V}_V^d=13.5V

g=0V 52.96 17.61 85.01 22.58 82.39 26.58

表4-1 實驗結果統計值

58

表4-2 模擬關閉崩潰電壓及崩潰發生型式：

(1)表面崩潰，及(2)接面崩潰 能量 (KeV)

關閉崩潰電壓(V)

120 150 180 240 6.5×10¹² 19.00 20.00 22.00 24.00

1×10¹³ 15.00 16.00 18.00 21.00

劑量

(cm^-2)

1.4×10¹³ 14.00 16.00 17.00 19.00

陰影部分代表崩潰電壓為表面崩潰 其他部分則為接面崩潰

59

圖 4-1 離子植入條件與汲極飽合電流之關係圖

8 9 10 11 12

0 50 100 150 200 250 300

Energy (KeV)

Idsat (mA)

1×10^13 1.4×10^13 Dosage : cm ^-2

60

圖 4-2 離子植入條件與漂移區片電阻之關係圖

0 1 2 3

0 50 100 150 200 250 300

Energy (KeV)

Rs_NDD (KΩ/□) 1×10^13

1.4×10^13 Dosage : cm ^-2

61

W/L/S=20um/3um/1um

0

W/L/S=20um/3um/1um

62

圖4-4 離子植入條件與崩潰電壓之關係圖

15 16 17 18 19 20 21

0 50 100 150 200 250 300

Energy (KeV) BVdd (V)

1×10^13 1.4×10^13 Dosage : cm ^-2

63

圖 4-5 崩潰電壓發生及最大電場分布示意圖

E

_Surf

E

_Jun

Gate

NDDD

64

圖 4-6 模擬電場強度圖：V_g=0V，V_d=15V (a) 240KeV, 1.4×10¹³cm^-2，(b) 240KeV, 1×10¹³cm^-2

(a)

(b) Source

Drain ESurf =7.03×10⁵ V/cm

EJun=4.80×10⁵ V/cm

ESurf =6.80×10⁵ V/cm EJun=4.36×10⁵ V/cm

65

圖4-7 模擬電場強度圖：V_g=0V，V_d=15V (a) 120KeV, 1.4×10¹³cm^-2，(b) 120KeV, 1×10¹³cm^-2

(b) ESurf =6.13×10⁵ V/cm EJun=5.32×10⁵ V/cm

(a) ESurf =6.21×10⁵ V/cm EJun=5.57×10⁵ V/cm

66

圖 4-8 離子植入條件對導通崩潰電壓之關係圖

0 5 10 15

0 5 10 15 20 25

Vd (V)

Id (mA)

1.4×10^13 1×10^13 Energy : 240 Kev Dosage : cm^-2

Vg = 15V

67

圖4-9 離子植入條件與關閉電流之關係圖

0 10 20 30 40 50 60 70 80 90

0 50 100 150 200 250 300

Energy (KeV) Ioff (pA)

1×10^13 1.4×10^13

68

69

1.4×10^13 cm-2 1×10^13 cm-2 Dosage : cm ^-2

Vd=6V

70

圖4-12 漂移區植入劑量對基體漏電流之影響

0 10 20 30 40 50

0 5 10 15 20 25

V_dg (V) Isub (pA)

1×10^13 cm-2 1.4×10^13 cm-2

71

圖4-13 汲極飽合電流與關閉電流之關係圖

0 20 40 60 80 100

10.0 10.5 11.0 11.5 12.0 12.5

Idsat (mA)

Ioff (pA)

180KeV 240KeV 120KeV 150 KeV

Dosage : 1.4×10¹³ cm^-2

Dosage : 1×10¹³ cm^-2

72

圖4-14 關閉電流與崩潰電壓之關係圖

0 20 40 60 80 100

14 16 18 20 22

BVdd (V)

Ioff (pA)

180KeV 240KeV

120KeV 150 KeV

Dosage : 1.4×10¹³ cm^-2

Dosage : 1×10¹³ cm^-2

73

74 全操作面(Safe Operating Area，SOA)、栓鎖效應(Latch-up)測試及環境

75 溫度測試等。

此外，我們可以藉由植入高劑量、高能量的物理機制，去思索如 何在低劑量、低能量下可以達到相似的效果，即在漂移區可多加植入 一較淺的p^-區域。如同植入能量 240KeV 之下的條件，在漂移區表面所 形成接近反型態之區域，用以降低漂移區空乏之後的電場強度，是可 以考慮的方式。唯此 p^-區域要如何控制其深度，是要面臨的挑戰，一 旦太深，不但無法改善元件的特性，根據本論文所得之趨勢，反而會 使元件的飽合電流降低，這部分是在探究 p^-植入條件時，必需小心謹 慎的部分。

最後，正如一開始曾經探討過的元件尺寸，若能配合本論文所論 述的植入條件，去設法縮小尺寸，在電性上仍能保持相同特性，將使 得設計者在電路設計時能夠縮減晶粒大小，節省開發時間，如此必能 節省製造上的有形及無形的成本。對於雙擴散汲極金氧半場效電晶體 而言，其在高壓製程中將占有更重要的地位，並更具競爭力。

76

參考文獻

[1] F.E. Holmes and C.A.T. Salama, “VMOS－A New MOS Technology,”

Solid-State Electron., vol. 17, pp. 1147-1154, 1974.

[2] D. Ueda,H. Takagi, and G. Kono, “A New Vertical Power MOSFET Structure with Extremely Reduced On-resistance,” IEEE Trans. On electron Device, vol. ED-32, pp. 2, 1985

[3] V.A.K. Temple and P.V. Gray, “Theoretical Comparison of DMOS and VMOS Structures for Voltage and On-resistance,” in IEDM Tech. Dig., 1979, Abstr. 4.5, pp. 88-92.

[4] S.C. Sun and J.D. Plummer, “Modeling the On-resistance of LDMOS, VDMOS and VMOS Power Transistor,” IEEE Trans. On electron Device, vol. ED-27, pp. 356-367, 1980.

[5] T. Syau, P. Venkatramam, and B.J. Baliga, “Comparison of Ultralow Specific On-resistnce UMOSFET Structure,” IEEE Trans. On electron Device, vol. ED-41, pp. 800-808, 1994.

[6] B.J. Baliga, “Trends in Power Discrete Device,” in Proc. ISPSD’98, 1998, pp. 5.

[7] B.J. Baliga, “Power Semiconductor Device,” 2nd Edition, PWS Press, 2000.

[8] V. Benda et al, “Power Semiconductor Device : Theory and Application,” JWS Press, 1999.

[9] M.D. Pocha and R.W. Dutton, “A Computer-Aided Design Model for High-Voltage Double Diffused MOS (DMOS) Transistors,” IEEE J.

77

Solid-State Circuit, vol. SC-11, pp. 718-726, 1976.

[10] T.J. Rodgers et al., “An Experimental and Theoretical Analysis of Double-Diffused MOS Transistors,” IEEE J. Solid-State Circuit, vol.

SC-10, pp. 322-330, 1975.

[11] C. Bassin et al., “High-Voltage Device for 0.5μm Standard CMOS Technology,” IEEE Trans. On electron Device Letters, vol. 21, pp.

40-42, 2000.

[12] J. Jang et al., “RF LDMOS Characterization and Compact Modeling,” IEEE MTT-S Digest 2001.

[13] T. Myono et al., “High-Voltage MOS Device Modeling with BSIM3v3 SPICE Model,” IEICE Trans. Electron., vol. E-82C, No.4 April 1999, pp. 630-637.

[14] A.W. Ludikhuize, “Kirk Effect Limitations in High Voltage IC’s,”

Symposium on Semiconductor Device & IC’s, pp. 249-252, 1994.

[15] C.Y. Chang and S.M. Sze, “ULSI Device,” JWS Press, 2000.

[16] Eiji Takeda et al., “Hot-Carrier Effects in MOS Device,” Academic Press, 1995.

[17] Hussein Ballan and Michel Declercq, “High Voltage Device and Circuits in Standard CMOS Technologies,” Academic Press, 1998.

[18] Y. Taur and T.H. Ning, “Fundamentals of Modern VLSI Device,”

Cambridge University Press, 1997.

[19] S.M. Sze, “Physics of Semiconductor device,” JWS Press, 1983.

[20] S. Wolf and R.N. Tauber, “Silicon Processing for the VLSI era volumn 3 : The Submicron MOSFET,” California Lattice Press, 1995.

[21] A.S. Grove, “Physics and Technology of Semiconductor Devices,”

78 JWS Press, 1967.

[22] “User Manual of TSUPREM-4 Version 2003,” Synopsys, 2003.

[23] “User Manual of MEDICI Version 2003,” Synopsys, 2003.

[24] J.H. Huang et al., “A Physical Model For MOSFET Output Resistance,” in IEDM Tech. Dig., 1992, pp. 569-572.

[25] M.K. Orlowski and C. Werner, “Model for the Electric Fields in LDD MOSFET’s － Part II : Field Distribution on the Drain Side,” IEEE Trans. On electron Device, vol. ED-36, pp. 382-391, 1989.

[26] K.W. Terrill et al., “An Analytical for the Channel Electric Field in MOSFET’s with Graded-Drain Structure,” IEEE Trans. On electron Device Letters, vol. 11, pp. 440-442, 1984.

在文檔中 離子佈植對雙擴散汲極金氧半場效電晶體之影響 (頁 54-92)