第四章 定頻振盪器
4.2 低壓差穩壓器（LDO）
由於供應電壓源可能無法提供穩定不變的電壓，然而供應電壓的變化將會影 響主動式電感振盪器的振盪頻率，因此採用低壓差穩壓器（low-dropout regulator）
以確保在一定的供應電壓變化範圍內，可提供穩定的電壓輸出。另外，比起其他 線性直流穩壓器，低壓差穩壓器能在輸入電壓與輸出電壓差距更小的情況下運 作，因此能提供與供應電壓相近的穩定輸出電壓，給予主動式電感振盪器電路使 用。
圖 4-3 低壓差穩壓器之基本電路。
圖 4-3 為低壓差穩壓器之基本電路，主要由一個誤差放大器（error amplifier）、 一個傳輸電晶體（pass transistor）以及兩個電阻所構成。誤差放大器輸入端的負端 通常由帶隙（bandgap）參考電壓電路，提供不受溫度與供應電源影響的參考電壓 VREF。在本次設計中採用 PMOS 作為傳輸電晶體，圖中以交流電壓源的符號代表 主動式電感振盪器。低壓差穩壓器的使用方式，即是提供電壓VLDO作為振盪器所 使用的供應電壓。
當低壓差穩壓器處於穩定狀態時，假設誤差放大器為一理想運算放大器（ideal operational amplifier）AEA ，則
LDO DIV REF
f f
34
4.2.1 低壓差穩壓器（LDO）過載電流（Over-current）
0 5 10 15 20 25 30 35 40 45 50
multiplier 為 170 時能恰好維持在 500 mA 內。雖然 multiplier 為 150 時，過載電流 更低，但也會減少低壓差穩壓器能提供的電流輸出，因此 multiplier 採用 170。
4.2.2 傳輸電晶體（Pass Transistor）飽和區模式檢驗
圖 4-5 在 SS corner、供應電壓 3.0 V 及負載電流 35 mA 的條件下，低壓差穩壓 器之輸出電壓VLDO及傳輸電晶體之汲源電壓VDS與飽和電壓VDSsat隨溫度的變化。
如本節前述所提過，傳輸電晶體在所有溫度以及製程偏移等條件中，都需要
36
°C 溫度範圍中，VLDO從 2.69 減少至 2.49。在整個溫度範圍內，傳輸電晶體之汲源 電壓VDS皆大於飽和電壓VDSsat，因此可保證傳輸電晶體能維持在飽和區內運作。
一般而言，低壓差穩壓器的最壞情況是發生在 100°C，如圖中的飽和電壓VDSsat隨 溫度上升而提高，但加上溫度補償設計後，100°C 時的輸出電壓VLDO降低了，因此 增加了傳輸電晶體的汲源電壓VDS，更加確保傳輸電晶體能在飽和區內運作。
4.2.3 低壓差穩壓器（LDO）之穩定度（Stability）
由於低壓差穩壓器是一個回授系統，為確保其運作的穩定性，需檢查其相位 邊限（phase margin）與增益邊限（gain margin），讓它在操作頻率範圍內不會產生 回授振盪而能保持穩定運作。
圖 4-6 穩定度交流分析之電路設置。
為了透過交流分析來觀察相位邊限與增益邊限，因此採用圖 4-6 的電路配 置。使用 1 GF 的巨大電容與 1 GH 的巨大電感，讓穩態的直流電壓依然能通過巨 大電感維持回授的狀態，並讓交流（ac）電壓信號由巨大電容進入，但透過巨大電 感將其回授路徑斷開，以得到其相位與增益邊限。
經過交流分析模擬，可得到低壓差穩壓器之波德圖（Bode plot）與相位圖，如 圖 4-7。模擬採用 TT corner、供應電壓 3.3 V。三條曲線分別為三組不同的負載電 阻與溫度條件，如表 4-2 所示。第一條曲線為溫度於 40°C，輸出電壓 2.6 V、最 大負載電流 35 mA 的情況，以負載電阻 74 Ω 表示。而第二與第三條曲線之負載電
阻，則為主動式電感振盪器在−20 與 100°C 時的等效電阻。三組的增益與相位邊 限，以及單位增益頻率如表中所示。在此相位邊限為 0 dB 時的相位與 0 度相位之 差，是由於此低壓差穩壓器回授路徑是連接誤差放大器輸入端之正端，不同於一 般討論回授電路時，回授路徑會連接於負端，因此相差一個負號。於是，一般相 位邊限是看 0 dB 時的相位與−180 度相位之差，在此則是要看 0 dB 與 0 度的相位 差。同理，在此的增益邊限為 0 dB 與相位 0 度時的增益差。實務上相位邊限需大 於 60 度，在此皆在 80 度以上，符合需求。而增益邊限也在 80 dB 以上，足以確保 低壓差穩壓器之穩定度。
38
表 4-2 在三組溫度與負載電阻條件下之增益與相位邊限及單位增益頻率。
Temperature (°C) R
L (Ω) Gain Margin (dB) Phase Margin (°) Unity-gain Frequency (kHz)
40 74 83.40 86.71 55.96