低壓降穩壓器基本原理

線性穩壓器的基本架構圖如圖2.1 所示，大略上可以分成五個部份：參 考電壓源、誤差放大器、保護電路、分壓電阻以及傳輸元件。其中的參考電壓源 目的在於提供一個不隨外部環境變化如工作電壓、溫度或半導體製程而改變的固 定電壓V^REF，而分壓電阻則是用來觀測輸出電壓，並提供一個和輸出電壓成正 比的V^FB來供比對。誤差放大器即在比較V^REF與V^FB的大小變化，根據他們的 差異來控制傳輸元件以提供穩定的輸出電壓。電壓調節器輸出電壓公式



 



 +

= 1

R V R V

fb2 fb1 REF

OUT ,V^REF是一個帶差參考電路,所以利用 R^fb1,R^fb2,V^REF達到一 個穩壓電路。而R^fb1, R^fb2, Cout, Resr 都是 IC 外部元件.而 Cout 增加暫態反應。

圖（2.1）LDO 基本架構

2.2、穩壓器基本原理與定義

2.2.1、輸出電壓差(Dropout voltage)

輸出電壓差在線性穩壓器中是一個非常重要的參數，而其定義為：當輸入電 壓（電壓源）降到某個程度時，其輸出電壓將不再穩壓在預計的輸出電壓，而在 臨界點時的輸入電壓與輸出電壓的差值即為壓降電壓。以圖2.2 為例，其輸出電 壓差為3.3V-2.5V＝800mV。簡單來說就是輸出功率電晶體的汲極和源極的壓 差，直接關係到的就是電源功率的消耗，越大的跨壓所損失的功率就越大，所以 說，輸出電壓差是越小越好。

VREF

R^fb1

R^fb2

R^esr

C^out

Vout

RLOAD

VIN

保護電路 帶

差參考電路 傳輸元件 誤差放大器

分壓電阻

對輸出PMOS 電晶體而言，其汲極是連接到輸出端，因此當輸入端（源極）

電壓很小時，電晶體是關閉狀態，當源極電壓加大後，電晶體開啟，輸出端電壓 開始爬升，一直到穩定的設定值之間的這段輸入電壓差，即是輸出電壓差。其實 對於輸出電晶體來說，就是它的飽和電壓差(V^SD-sat)，當 MOS 電晶體大小確定，

且閘極電壓固定之後，其飽和電壓差基本上就不會改變，所以提供閘極電壓的前 一級放大器，和輸出電晶體的大小在設計上都要能達到理想的輸出電壓差。

對於電源功率消耗的部份，將電晶體飽和電壓（V^SD-sat）差乘上輸出端所流 過的電流，即是消耗功率，

sat SD

OUT

V

I

P = ×

−

對於一個可攜帶式電子產品來說，都是由電池來提供電源，這部份的電源消 耗當然是越小越好，以求電池壽命能夠長久，低壓降線性穩壓器能夠如此受歡迎 的原因，就是在這方面能夠節省很多的電力[5]。

2.2.2、線性調節率(Line regulation)

這項參數在線性穩壓器中也是非常重要的，指的是當輸入電壓產生變化時，

相對於輸出端電壓的改變。

in out

V gulation V

Line ∆

= ∆ Re

我們預期當輸入電壓改變時，輸出電壓能一直維持穩定，但是實際上是有小 幅改變，通常以百分比（%）表示。

如圖（2.3）所示，分析電路可得：

Dropout

Region Regulation Region Off

Region

V^IN V^OUT

2.5V

3.3V

圖(2.2)LDO 輸出與輸入電壓關係

2 out ds in out

ref fb

fb fb in out ds m

fb fb out

out fb m fb fb

out ref m fb fb in out ds

fb fb out

out

out fb fb

fb fb

out ref fb m in out ds

out out

out out out

out in out ds

out out

R

出電晶體（PMOS），來控制輸出電壓，因此若增加整個電路的開迴路增益，對 於線性調節率的提升有很大的幫助。

2.2.3、負載調節率(Load regulation)

相對於線性調節率，線性穩壓器另ㄧ個主要考量就是負載調節率，表示當負 載端有變化，也就是輸出電流有改變時，輸出電壓的變化率。

out out

I Regulation V

∆

= ∆ Load

當負載有變化時，輸出電壓會跟著改變，再藉由回授網路讓誤差放大器對於

m fb

fb fb out

out

out fb out

out out out

G

2.2.4、接地電流(Ground current)

接地電流又稱為偏壓電流(Quiescent current)，就是輸入電流與輸出電流的差 值，關係到整體的電流效率。

out in

I

輸出電流增加而變更大。在低壓降線性穩壓器中，是使用MOS電晶體來當作輸出 電晶體，MOS電晶體是用V^GS來控制電流，而其閘極並無電流通過，因此其靜態 電流可以保持固定，且無視於負載端的變化，這也是用MOS當輸出端優於雙載子 電晶體的好處之一[2]。

2.2.5、電源效率(Efficiency)

低壓降線性穩壓器的效率，定義為輸出功率和輸入功率的比值：

) (

)

(

Vout Vin Vout

Vout Vin

Iout Vout Iout Vin

Iout Iq

Vout Iout Vin

Iin Vout Efficiency Iout

−

2.2.6、輸出準確率(Output accuracy)

Vout

V ref o V V

Accuracy V

^{LIR LDR TC}

輸出電壓誤差主要是由環境溫度改變所造成的參考電壓偏移、誤差放大器的 特性改變(增益誤差、偏移電流)、電阻值誤差，這些誤差加上線性調節率和負載 調節率通常會使得精確度改變1%~3%[3]。另外，製程上的變異也同樣會造成上 述各部份產生誤差。

接下來仔細討論各部份造成的誤差，就參考電壓源的部份，和輸出電壓的關 係式為：

Vref Vref Vout

ref Vo

R Vref ref R

Vo

Vref R Vref

ref R Vo Vout

= ∆

再來是關於誤差放大器的誤差部分：

a R Vo

R Vfb R

VfbR g

VaR a

圖(2.5)誤差放大器電壓偏移[3]

圖（2.6）電阻值誤差[3]

2.2.7、暫態響應(Transient response)

主要是當負載電流在瞬間改變時，輸出電壓變化的情況以及電壓回穩的時 間。影響到暫態響應的包括：穩壓器的頻寬、輸出電容(Cout)、輸出電容的等效 串聯電阻(Resr)、最大負載電流…等[1]。

接下來分成幾個部分來分析當負載改變時，輸出電壓的變化。首先以一個步 階負載應用，觀察相對的輸出電壓反應，當負載端忽然從穩壓器抽取大量電流，

此時由於穩壓器頻寬的關係，反應不及造成無法及時提供負載端足夠的電流，輸 出電壓就如圖（2.7）中T1時間內的反應，產生一段不小的壓降(Vdip)，這段時間 內由輸出電容暫時提供負載所需的大量電流，由C^OUT 流向V^OUT。

Cout Vesr T Vdip = Iout × 1 +

T1時間的大小，主要是由穩壓器的頻寬與旋轉率所決定時間T2的長度與傳 輸元件對Cout充電和穩壓器的閉迴路相位響應有關，時間T3的Vpeak是由於當負 載瞬間移除，傳輸元件供應過多的電流所致。

Cout Vesr T Vpeak = Iout × 3 +

時間T4，穩壓器開始將電壓拉至設定的輸出電壓[1]。

V^out V^dip T1

T2

T3

T⁴

Vdif

Vpeak

Time LDO

Vin Vout GND

Load current Resr

Cout Iout

Cb

圖（2.7）步階負載[1]

圖（2.8）輸出電壓對於負載之變化[1]

2.2.8、輸出電容的等效串聯電阻

真實的電容模型如圖（2.9），真實電容有寄生電感與電阻。輸出電容的等 效串聯電阻（ESR）是用來使得LDO能有足夠的頻率穩定性，ESR數值的大小會 影響到零點與極點的位置。LDO製造商通常會提供建議使用輸出電容值與ESR穩 定區間，如圖（2.10）。

2.2.9、頻率響應( frequency response)

圖（2.11），表示 LDO 的 AC 小訊號等效電路，分析電路得輸入與回授的轉 換函數：

g

_ma、

g

_mp分表示誤差放大器之轉導與傳輸元件之轉導，

R

_par

, C

_par表示 寄生電阻與電容。

ESL ESR

R^LEAK C

圖（2.9）真實的電容模型

100Ω 10Ω 1Ω

0.1Ω 0.01Ω

Output Capacitor ESR

0 25 50 75 100 150 Region of instability

Region of Stability

Region of instability

Output Current, Io(mA)

g

^ma

g

^mp

R

pass

R

par

C

par

C

out

C

b

R

fb1

R

fb2

R

esr

R

out

V

out

V

fb

V

sig

圖（2.11）交流等效電路 圖（2.10）等效串聯電阻值穩定範圍

out par

ma 2 1

2 sig

fb

) Z

esr

fb

out out

2

out pass out

esr

R R C

par par

p

R C

esr

p

R C

out esr

z

R C

如圖（2.12），使得相位在單增益頻率時變為-180°，整個電路也會因此而震盪，

故由等效串聯電阻所形成的零點，對於一個低壓降線性穩壓器而言十分重要，以 下對於這個等效串聯電阻加以討論：

當等效串聯電阻太大的情形，如圖（2.13），會造成零點位置過小，使得原 本在單增益頻率之下的第三個極點也跑到前面，而拉低了相位邊限，導致電路不 穩定。

再看等效串聯電阻太小的情形，如圖（2.14），導致零點位置低於單增益頻率，

致使相位邊限並沒有獲得提升，原本要對電路作補償的效果就消失了。

Stable Region 6

4

2

0

-20

-60 -40

1 1 100 1K 10 100K 1M 10M

0

-90

-180

-270 270

180

90 Gain(dB) Phase(Deg)

Frequency(Hz)

P¹ P²

Z1 P³

Phase Margin = -5

UGF 6

4

2

0

-20

-60 -40

1 1 100 1K 10 100K 1M 10M

0

-90

-180

-270 270

180

90 Gain(dB) Phase(Deg)

Frequency(Hz) P1

P2

Phase Margin = 0 UGF

圖（2.12）無頻率補償之頻率響應

圖（2.13）過大 ESR 之頻率響應

總而言之，等效串聯電阻的值有一個最適合的範圍，如圖（2.15），在這範圍內 都可以使低壓降線性穩壓器更加穩定。因此輸出電容的選取，也顯得格外重要。

2.2.10、輸出雜訊電壓（Output Noise Voltage）

在固定的輸出電流與穩定的輸入電壓條件下，給定一段特定的頻率範圍內

（10Hz∼100KHz），量測輸出雜訊電壓的方均根值。

通常來說，誤差放大器與參考電壓源為主要的雜訊來源，可在輸出端連接旁 路電容以減少輸出雜訊。

Stable Region 6

4

2

0

-20

-60 -40

1 1 100 1K 10K 100K 1M 10M

0

-90

-180

-270 270

180

90 Gain(dB) Phase(Deg)

Frequency(Hz)

P¹

P2

Z1

P³

Phase Margin = 0

UGF

Stable Region 6

4

2

0

-20

-60 -40

1 1 100 1K 10K 100K 1M 10M

0

-90

-180

-270 270

180

90 Gain(dB) Phase(Deg)

Frequency(Hz)

P1

P²

Z¹ P³

Phase Margin =45

圖（2.14）過小 ESR 之頻率響應

圖（2.15）適當 ESR 之頻率響應

在文檔中 具限制電流保護電路之低壓降線性穩壓器 (頁 7-18)