具限制電流保護電路之低壓降線性穩壓器

全文

(1)

報告題名:具限制電流保護電路之低壓降線性穩壓器

作者:陳建成、許韋寧、楊婷雯 系級:電子系 三年乙班 學號:D9015135 D9366718 D9366560 開課老師:劉堂傑 課程名稱:專題研究(一) 開課系所:電子工程學系 開課學年: 95 學年度 第 二 學期

(2)

中文摘要

這篇論文主要是在討論低壓降線性穩壓器(LDO)的限制電流保護電路。這 個 LDO 可以提供最高 800mA 的穩定電流,並且有一個限制電流的保護電路;此 外這個保護電路只需一個比較器與一顆電晶體,比較器可以使用簡單的兩級 CMOS 運算放大器,電晶體只是用來當作開關使用所以不需要很大的面積。這篇 論文所提出的 LDO 是使用台積電 CMOS 點三五的技術。本論文主要的優點在於 可以利用外部的電壓作輸出電流的限制以保護整個電路。

關鍵字:低壓降、保護電路、線性穩壓器、限制電流

(3)

目 次

第一章、緒論...4

1.1 研究背景...4

1.2 研究目的與重要性...4

1.3 論文組織...5

第二章、低壓降穩壓器基本原理

...6

2.1、低壓降穩壓器介紹...6

2.2、穩壓器基本原理與定義...6

2.2.1、輸出電壓差(Dropout voltage) ...6

2.2.2、線性調節率(Line regulation) ...7

2.2.3、負載調節率(Load regulation) ...8

2.2.4、接地電流(Ground current) ...9

2.2.5、電源效率(Efficiency) ...9

2.2.6、輸出準確率(Output accuracy)...10

2.2.7、暫態響應(Transient response) ...12

2.2.8、輸出電容的等效串聯電阻(ESR) ...13

2.2.9、頻率響應( frequency response) ...13

2.2.10、輸出雜訊電壓(Output Noise Voltage) ...16

(4)

3.1、限制電流電路介紹...17

3.2、定電流...17

3.3、折返式...17

(5)

第一章、緒論

1.1、研究背景

隨著可攜式電子產品的發展與盛行,低功率與高效率成為可攜式電子產 品的首要考量,因此這些利用電池提供電源的電子電路必須工作在低電壓與低電 流以減少功率消耗,使得電池得以延長工作時間。因此,有效率的電源管理已成 為電子電路設計的重要因素之一。電源效率可在三個設計領域加以處理:首先是 電池管理,它必須能將電池充飽,長期保持所儲存的電力,並在重新充電之前供 應最多電力;其次是系統功率消耗零件的主動管理,例如處理器和週邊,它們的 功率消耗可以根據系統效能需求進行管理;第三則是電源轉換程序,它必須能將 不斷變動的電池電壓轉換成系統所需的多個固定電壓。為了節省功率消耗,穩壓 器常被用來降低工作電壓,將較高的輸入電壓轉換為較低的電壓以供其他的電路 使用。電壓轉換的方式大致分為:切換式穩壓器、直流-直流電壓調整器、線性 穩壓器等三種架構,而在線性穩壓器中又以低壓降線性穩壓器(LDO)在可攜式 電子產品蓬勃發展的今日更顯重要,其優點在於輸出電壓對輸入電壓或負載的變 化反應較為迅速、輸出電壓的漣波與雜訊較低、電路結構較簡單、體積較小、價 格較為低廉,且近年來更因為其轉換效率的提升,成為小功率降壓與穩壓電路的 主流。在各式由電池供應的電子產品如手機、數位相機…等,由於是利用內部電 池來維持運作,因此電源的功率消耗部份更是格外受到重視,這些產品需要低功 率消耗、高操作效率,能讓電池壽命延長,低壓降線性穩壓器在這些產品之中, 被大量地使用

1.2、研究目的與重要性

線性穩壓器在近十幾年來一直廣泛地被應用在各式電子產上,由於它們能提 供一個穩定且精準的輸出電壓。其中,低壓降線性穩壓器為目前一般攜帶性電子 產品最廣泛使用的原因是它大大地降低了輸出電晶體的飽和電壓,使得輸入電壓 可以非常接近輸出電壓,以致於節省不少功率消耗,使得電池壽命可以維持很久。 最簡單的降壓轉換方法是使用低壓降線性穩壓器 (LDO);基本上,它會根 據負載阻抗來調整導通元件 (亦即 PMOS 電晶體) 的內部阻抗,讓穩壓器提供固 定的輸出電壓。LDO 採用線性穩壓機制,因此幾乎沒有輸出漣波,最適合做為 交換式穩壓器輸出的後濾波電路,提供電源給音訊放大器、射頻電路或其他的應 用。因此,低壓降線性穩壓器成為電源管理系統不可或缺的元件,在較低電壓、 較小功率的電壓轉換場合,低壓降線性穩壓器是相當不錯的選擇。而低壓降線性 穩壓器根據應用場合的需要,也分為許多不同種類:針對低輸出雜訊、高速暫態 響應、低靜態電流等不同的需求,均只需要在電路結構上做修改,方可達到理想 的特性。

(6)

1.3、論文組織

本論文共分為四章,首先第一章介紹研究動機、研究目的與論文組織。第二 章,介紹低壓降穩壓器的基本原理。第三章,將低壓降穩壓器各區塊所使用的電 路逐一說明。最後一章,將電路的實現,電路佈局與量測結果並討論之。

(7)

第二章、低壓降穩壓器基本原理

2.1、低壓降穩壓器介紹

線性穩壓器的基本架構圖如圖2.1 所示,大略上可以分成五個部份:參 考電壓源、誤差放大器、保護電路、分壓電阻以及傳輸元件。其中的參考電壓源 目的在於提供一個不隨外部環境變化如工作電壓、溫度或半導體製程而改變的固 定電壓VREF,而分壓電阻則是用來觀測輸出電壓,並提供一個和輸出電壓成正 比的VFB來供比對。誤差放大器即在比較VREF與VFB的大小變化,根據他們的 差異來控制傳輸元件以提供穩定的輸出電壓。電壓調節器輸出電壓公式       + = 1 R R V V fb2 fb1 REF

OUT ,VREF是一個帶差參考電路,所以利用 Rfb1,Rfb2,VREF達到一

個穩壓電路。而Rfb1, Rfb2, Cout, Resr 都是 IC 外部元件.而 Cout 增加暫態反應。

圖(2.1)LDO 基本架構

2.2、穩壓器基本原理與定義

2.2.1、輸出電壓差(Dropout voltage) 輸出電壓差在線性穩壓器中是一個非常重要的參數,而其定義為:當輸入電 壓(電壓源)降到某個程度時,其輸出電壓將不再穩壓在預計的輸出電壓,而在 臨界點時的輸入電壓與輸出電壓的差值即為壓降電壓。以圖2.2 為例,其輸出電 壓差為3.3V-2.5V=800mV。簡單來說就是輸出功率電晶體的汲極和源極的壓 差,直接關係到的就是電源功率的消耗,越大的跨壓所損失的功率就越大,所以 說,輸出電壓差是越小越好。 VREF Rfb1 Rfb2 Resr Cout Vout RLOAD VIN 保護電路 帶 差 參 考 電 路 傳 輸 元 件 誤差放大器 分 壓 電 阻

(8)

對輸出PMOS 電晶體而言,其汲極是連接到輸出端,因此當輸入端(源極) 電壓很小時,電晶體是關閉狀態,當源極電壓加大後,電晶體開啟,輸出端電壓 開始爬升,一直到穩定的設定值之間的這段輸入電壓差,即是輸出電壓差。其實 對於輸出電晶體來說,就是它的飽和電壓差(VSD-sat),當 MOS 電晶體大小確定, 且閘極電壓固定之後,其飽和電壓差基本上就不會改變,所以提供閘極電壓的前 一級放大器,和輸出電晶體的大小在設計上都要能達到理想的輸出電壓差。 對於電源功率消耗的部份,將電晶體飽和電壓(VSD-sat)差乘上輸出端所流 過的電流,即是消耗功率, sat SD OUT V I P= × − 對於一個可攜帶式電子產品來說,都是由電池來提供電源,這部份的電源消 耗當然是越小越好,以求電池壽命能夠長久,低壓降線性穩壓器能夠如此受歡迎 的原因,就是在這方面能夠節省很多的電力[5]。 2.2.2、線性調節率(Line regulation) 這項參數在線性穩壓器中也是非常重要的,指的是當輸入電壓產生變化時, 相對於輸出端電壓的改變。 in out V V gulation Line ∆ ∆ = Re 我們預期當輸入電壓改變時,輸出電壓能一直維持穩定,但是實際上是有小 幅改變,通常以百分比(%)表示。 如圖(2.3)所示,分析電路可得: Dropout Region Regulation Region Off Region VIN VOUT 2.5V 3.3V 圖(2.2)LDO 輸出與輸入電壓關係

(9)

2 2 1 2 2 1 2 2 1 2 2 1 2 1 2 1 2 1 2 1 ) ( ) ( ) ( ) ( fb m fb fb out ds in out ref fb fb fb in out ds m fb fb out out fb m fb fb out ref m fb fb in out ds fb fb out out out fb fb fb fb out ref fb m in out ds out out out out out out in out ds out out R G R R R R V V V R R R V R R R G R R V R R G R R R V G R R V R R R R R V V R R R V R V V G V R R R V R I V V V R R R V + × + = ∆ ∆ + + + + ≅ ⇒ + + + + + + = + = − − × + = × ∆ = ∆ − + = ∆ 由於輸入電壓改變時,會造成回授電壓的改變,再由誤差放大器加以調節輸 出電晶體(PMOS),來控制輸出電壓,因此若增加整個電路的開迴路增益,對 於線性調節率的提升有很大的幫助。 2.2.3、負載調節率(Load regulation) 相對於線性調節率,線性穩壓器另ㄧ個主要考量就是負載調節率,表示當負 載端有變化,也就是輸出電流有改變時,輸出電壓的變化率。 out out I V Regulation ∆ ∆ = Load 當負載有變化時,輸出電壓會跟著改變,再藉由回授網路讓誤差放大器對於 電壓變化作反應,控制輸出電晶體,輸出電流也會隨之改變來應整個電壓的變 化。如圖(2.3)所示, VREF Rfb1 Rfb2 Vout RLOAD VIN Ga β Vfb 圖(2.3)LDO 電路結構 β × = a m G G

(10)

m fb fb fb out out out fb fb fb m fb m out out out out G R R R I V V R R R G V G I R I V 1 2 2 1 2 1 2 × + = ∆ ∆ ⇒ ∆ × + = ∆ = ∆ × ∆ = ∆ 由式子可以看出,負載的改變造成電壓的變化,經誤差放大器放大之後,輸 出電流也跟著做變化。明顯的,最後的式子可以得知,負載調節率被線性穩壓器 的轉導(Gm,也就是誤差放大器的增益乘上輸出電晶體的電流增益)所限制,所以 要改善負載調節率,可以增加DC的電流增益,可以得到不錯的效果。 2.2.4、接地電流(Ground current) 接地電流又稱為偏壓電流(Quiescent current),就是輸入電流與輸出電流的差 值,關係到整體的電流效率。 out in I I Iq= − ㄧ般而言,靜態電流包括了電路中的偏壓電流(如:誤差放大器、參考電壓 源)和驅動輸出電晶體的電流,這些對於輸出效率並無幫助,造成無謂的消耗電 源,因此在設計上是越小越好。 ㄧ個以雙載子電晶體做為輸出端的線性穩壓器,天生就存在有蠻大的靜態電 流,也就是基極電流,且基極電流是正比於輸出電流,因此它的靜態電流是會隨 輸出電流增加而變更大。在低壓降線性穩壓器中,是使用MOS電晶體來當作輸出 電晶體,MOS電晶體是用VGS來控制電流,而其閘極並無電流通過,因此其靜態 電流可以保持固定,且無視於負載端的變化,這也是用MOS當輸出端優於雙載子 電晶體的好處之一[2]。 2.2.5、電源效率(Efficiency) 低壓降線性穩壓器的效率,定義為輸出功率和輸入功率的比值: ) ( )

( Vout Vin Vout

Vout Vin Iout Vout Iout Vin Iout Iq Vout Iout Vin Iin Vout Iout Efficiency − + = × × ≅ × + × = × × = 由上式可以看出,輸出和輸入電壓差,也是影響效率的因素之一,當Iq很小, 小到可以忽略的時候,明顯的效率是由輸出電壓和輸入電壓的比值決定[1]。此 外,當穩壓器操作在無負載的時候,也就是輸出電流為0時,上式就不適用來計 算整體效率,此時Iq就顯得格外重要,Iq越小自然電池壽命也就得以維持更長久。

(11)

2.2.6、輸出準確率(Output accuracy)

輸出電壓的準確度和低壓降線性穩壓器的各個部份的電壓誤差關係密切,像

是:線性調節率(∆VLIR)、負載調節率(∆VLOR)、參考電壓偏移(∆VREF)、誤差放大

器電壓偏移(∆VA)、外部回授電阻的誤差(∆VR)、溫度係數(∆TC)…等。 % 100 , , , | | | | 2 2 2 2 × ∆ + ∆ + ∆ + ∆ + ∆ + ∆ = Vout V r o V a o V ref o V V V Accuracy LIR LDR TC 輸出電壓誤差主要是由環境溫度改變所造成的參考電壓偏移、誤差放大器的 特性改變(增益誤差、偏移電流)、電阻值誤差,這些誤差加上線性調節率和負載 調節率通常會使得精確度改變1%~3%[3]。另外,製程上的變異也同樣會造成上 述各部份產生誤差。 接下來仔細討論各部份造成的誤差,就參考電壓源的部份,和輸出電壓的關 係式為: Vref Vref Vout ref Vo Vref R R ref Vo Vref Vref R R ref Vo Vout ∆ = ∆ ⇒ × + = ∆ ∆ +       + = ∆ + , ) 2 1 1 ( , ) ( 2 1 1 , 從上述式子可以得到,參考電壓的誤差會直接影響到輸出電壓,而且是直接 正比於誤差百分比[3]。 圖(2.4) 輸出電壓誤差[4]

(12)

再來是關於誤差放大器的誤差部分: a Vo R R R Vfb VfbR g VaR a Vo L a L , 2 1 2 , ∆ + = ∆ ∆ + ∆ = ∆ β β 考慮 gaβ>>1,將上兩是合併的結果: 2 ) 2 1 ( , R R R Va a Vo β + ∆ = ∆ 最後是電阻的誤差部分: Vref R R R R r Vo Vref R R R R R R r V Vo 2 2 2 1 , 2 2 ) 2 2 ( ) 1 1 ( , ∆ + ∆ + ∆ = ∆ ⇒ ∆ + ∆ + + ∆ + = ∆ + 關係式如上式,顯然的,電阻誤差影響輸出電壓相對於前面幾項來得比較 小,且R2的影響要比R1還要大[3]。 ga R1 Vref R2 RL VO±ΔVO,a Vfb VIN β ga R1±ΔR1 Vref RL VO±ΔVO,r Vfb VIN β R2±ΔR2 圖(2.5)誤差放大器電壓偏移[3] 圖(2.6)電阻值誤差[3]

(13)

2.2.7、暫態響應(Transient response) 主要是當負載電流在瞬間改變時,輸出電壓變化的情況以及電壓回穩的時 間。影響到暫態響應的包括:穩壓器的頻寬、輸出電容(Cout)、輸出電容的等效 串聯電阻(Resr)、最大負載電流…等[1]。 接下來分成幾個部分來分析當負載改變時,輸出電壓的變化。首先以一個步 階負載應用,觀察相對的輸出電壓反應,當負載端忽然從穩壓器抽取大量電流, 此時由於穩壓器頻寬的關係,反應不及造成無法及時提供負載端足夠的電流,輸 出電壓就如圖(2.7)中T1時間內的反應,產生一段不小的壓降(Vdip),這段時間 內由輸出電容暫時提供負載所需的大量電流,由COUT 流向VOUT。 Vesr Cout T Iout Vdip= × 1+ T1時間的大小,主要是由穩壓器的頻寬與旋轉率所決定時間T2的長度與傳 輸元件對Cout充電和穩壓器的閉迴路相位響應有關,時間T3的Vpeak是由於當負 載瞬間移除,傳輸元件供應過多的電流所致。 Vesr Cout T Iout Vpeak= × 3+ 時間T4,穩壓器開始將電壓拉至設定的輸出電壓[1]。 Vout Vdip T1 T2 T3 T4 Vdif Vpeak Time LDO Vin Vout GND Load current Resr Cout Iout Cb 圖(2.7)步階負載[1] 圖(2.8)輸出電壓對於負載之變化[1]

(14)

2.2.8、輸出電容的等效串聯電阻 真實的電容模型如圖(2.9),真實電容有寄生電感與電阻。輸出電容的等 效串聯電阻(ESR)是用來使得LDO能有足夠的頻率穩定性,ESR數值的大小會 影響到零點與極點的位置。LDO製造商通常會提供建議使用輸出電容值與ESR穩 定區間,如圖(2.10)。 2.2.9、頻率響應( frequency response) 圖(2.11),表示 LDO 的 AC 小訊號等效電路,分析電路得輸入與回授的轉 換函數:gmagmp分表示誤差放大器之轉導與傳輸元件之轉導, Rpar,Cpar表示 寄生電阻與電容。 ESL ESR RLEAK C 圖(2.9)真實的電容模型 100Ω 10Ω 1Ω 0.1Ω 0.01Ω

Output Capacitor ESR

0 25 50 75 100 150

Region of instability

Region of Stability

Region of instability

Output Current, Io(mA)

g

ma

g

mp

Rpass

Rpar

Cpar

Cout

Cb

Rfb1

Rfb2

Resr

Rout

Vout

Vfb

Vsig

圖(2.11)交流等效電路 圖(2.10)等效串聯電阻值穩定範圍

(15)

out par ma 2 1 2 sig fb ) Z SC 1 || ( g V V ) ( × × × × + = = par mp fb fb fb g R R R R s T b esr fb fb pass SC R R R R Z )|| 1 SC 1 ( || R || ) ( || out out 2 1 out = + + 經由上式可發現,整個迴路中存在 3 個極點以及一個零點,這與其穩定度的 設計有密切的關係。 第一個極點,也就是主極點,是由輸出電容以及低壓降線性穩壓器的輸出阻抗所 造成 out pass out esr R R C R + × × = ) || ( 2 1 fp1 π 第二個極點,是由誤差放大器到輸出電晶體之間寄生電容和電阻所形成: par par p C R f × × = π 2 1 2 第三個極點,是由輸出電容的等效串連電阻以及C 所形成: b b esr p C R f × = π 2 1 3 至於零點,是由輸出電容以及其等效串連電阻所形成: out esr z C R f × = π 2 1 1 極點及零點的位置,與誤差放大器及輸出電容大小有關。故為了讓整個電路 達到良好的穩定度,便將零點位置控制在單增益頻率( f )附近,可有效提升T 電路的相位邊限,進而使穩定度提高。 基於穩定度之限制的緣故,使得開迴路直流增益無法提高,而造成線性調節 率、負載調節率與精確度有所限制。若是要有最佳的線性調節率、負載調節率與 精確度,則必須提昇開迴路直流增益,但無限制地提高開迴率直流增益,則會造 成相位邊限的不足。 由上面所述,ㄧ個沒有補償的低壓降線性穩壓器,會因為兩個極點的效果, 如圖(2.12),使得相位在單增益頻率時變為-180°,整個電路也會因此而震盪, 故由等效串聯電阻所形成的零點,對於一個低壓降線性穩壓器而言十分重要,以 下對於這個等效串聯電阻加以討論:

(16)

當等效串聯電阻太大的情形,如圖(2.13),會造成零點位置過小,使得原 本在單增益頻率之下的第三個極點也跑到前面,而拉低了相位邊限,導致電路不 穩定。 再看等效串聯電阻太小的情形,如圖(2.14),導致零點位置低於單增益頻率, 致使相位邊限並沒有獲得提升,原本要對電路作補償的效果就消失了。 Stable Region 6 4 2 0 -20 -60 -40 1 1 100 1K 10 100K 1M 10M 0 -90 -180 -270 270 180 90 Gain(dB) Phase(Deg) Frequency(Hz) P1 P2 Z1 P3 Phase Margin = -5 UGF 6 4 2 0 -20 -60 -40 1 1 100 1K 10 100K 1M 10M 0 -90 -180 -270 270 180 90 Gain(dB) Phase(Deg) Frequency(Hz) P1 P2 Phase Margin = 0 UGF 圖(2.12)無頻率補償之頻率響應 圖(2.13)過大 ESR 之頻率響應

(17)

總而言之,等效串聯電阻的值有一個最適合的範圍,如圖(2.15),在這範圍內 都可以使低壓降線性穩壓器更加穩定。因此輸出電容的選取,也顯得格外重要。

2.2.10、輸出雜訊電壓(Output Noise Voltage)

在固定的輸出電流與穩定的輸入電壓條件下,給定一段特定的頻率範圍內 (10Hz∼100KHz),量測輸出雜訊電壓的方均根值。 通常來說,誤差放大器與參考電壓源為主要的雜訊來源,可在輸出端連接旁 路電容以減少輸出雜訊。 Stable Region 6 4 2 0 -20 -60 -40 1 1 100 1K 10K 100K 1M 10M 0 -90 -180 -270 270 180 90 Gain(dB) Phase(Deg) Frequency(Hz) P1 P2 Z1 P3 Phase Margin = 0 UGF Stable Region 6 4 2 0 -20 -60 -40 1 1 100 1K 10K 100K 1M 10M 0 -90 -180 -270 270 180 90 Gain(dB) Phase(Deg) Frequency(Hz) P1 P2 Z1 P3 Phase Margin =45 圖(2.14)過小 ESR 之頻率響應 圖(2.15)適當 ESR 之頻率響應

(18)

第三章、低壓降線性穩壓器限制電流電路

3.1、限制電流電路介紹 限制電流電路的功能是防止當輸出端短路或是輸出電流超過額定值而造成 IC的毀壞。穩壓器如果沒有限制電流電路,當輸出電流超過上限,則會使內部電 晶體的燒毀。為了預防此事件發生,限制電流電路將會在輸出電流達到上限時啟 動作用。 限制電流電路一般來說,可以分為兩種基本的形式:定電流(稱為constant current limiting)與折返式(又稱為Foldback Limiting)。

3.2、定電流 如圖(3.1)所示,當輸出電流超過所設定的上限值時,電流限制電路開始 啟動,會使得輸出電流維持在一定值,此時輸出電壓與輸出阻抗成正比。 當輸出電流回復至低於上限值,則輸出電壓就會回復至所設定的穩壓值。 3.3、折返式 限制輸出電流的另外一種型式為折返式電流限制,如圖(3.2)所示,當輸 出電流超過上限值,限制輸出電流電路啟動,輸出電壓會開始下降,輸出電流會 開始下降往回摺下,因此會比上一種限制電流的方式有較小的輸出短路電流。 觀察此限制電流的方式會有較小的功率消耗。 圖(3.1)輸出電壓與電流圖 0 0

OUTPUT CURRENT (mA)

OUTOUT V O L T AG E (V) 圖(3.2)輸出電壓與電流圖 0 0

OUTPUT CURRENT (mA)

OUT O UT V O L T AG E (V)

(19)

參考文獻

[1] Y. S. Shyu, ”Low Operating Current Analog Integrated Circuits,” National Chiao Tung University, Taiwan, PhD Thesis, Jun. 2002

[2] Brian M. King, “Advantages of Using PMOS-Type Low-Dropout Linear Regulators in Battery Applications,” Analog Application

Journal, Aug. 2000.

[3] Technical Review of Low Dropout Voltage Regulator Operation and Performance,” Application Report, Texas Instruments, Aug. 1999. [4] Chih-Yang Huang ”An Improved Frequency Compensation Technique

for Low Dropout Regulator”, National Tsing Hua University, Taiwan, Jun 2004 [5] Zi-Long Hung “ A Precision 2.5V-to-1.8V Low Dropout Voltage Regulator”

National Cheng Kung University, Taiwan , Jun. 2003

[6] U-Fat Chio “Analog Frontend of an Implantable Biological Nerve

Micro-stimulation Chip”National Kaohsiung University, Taiwan, Jun. 2004 [7] Bang S. Lee, “Understanding the Terms and Definitions of LDO Voltage

數據

Updating...

參考文獻

Updating...