§2-6-1 低功率壓控振盪器考量
在一個 LC 諧振電路中，包含電感，電容等儲存能量元件和造成損耗的寄生電阻，
如圖2.26 所示，其諧振頻率約為ϖn ≈1/ LC，但因電路中有電阻損耗，無法形成振盪，
故需提供一個負電導Gm來補償損失，以滿足振盪要求，如圖2.27 所示，
圖2.26 低損耗的 LC 被動電路 而諧振電路中的損耗可由下式表示[12]：
pT m
p G
C R L j
j j
Y −
+ + +
= 1
1 ) 1
( ϖ
ϖ ϖ
(2-46) 其中R p為所有電阻的並聯，在CMOS 的製程中，通常電容的品質因素較高，在串轉並
的過程中視為原始串聯的電容，如下式所表示：
Q C C Q C
c
p c ≈
= +
2 1
2 (2-47)
圖2.27 包含負電導的低損耗的 LC 被動電路
圖2.28 交錯耦合的晶體形成的壓控振盪器
2
§2-6-2 低相位雜訊壓控振盪器考量
在目前許多討論相位雜訊的研究下，產生許多降低相位雜訊的結論，例如：Leeson`s 經驗式[4]提出需要把Qtank 和Vo最大化，Craninkx`s [13]和Rael`s[14]等人的研究認為需將
最小化，另外有諧振品質因素最大化，即為最大化L/Rs等討論[7]，總結低相位雜 訊的壓控振盪器設計考量如表2.2。
/ o2
S V
R
表2.2 低相位雜訊振盪器設計考量
低功率設計考慮 積體電路設計限制
電感 最大值 晶體面積，調整範圍
電容 最小值 調整範圍
電阻 最小值 表層金屬傳導能力
輸出振幅 最大值 功率消耗，可靠度
§2-6-3 低功率低相位雜訊壓控振盪器考量
由功率轉移定律，得到在諧振腔最小功率損耗與相位雜訊需求的考量，皆集中在諧 振腔損耗的降低，在需求低功率消耗與低相位雜訊相的設計上，其設計的對策如表2.3。
而降低Rs在元件與電路間的損耗，可作為諧振腔設計的依據[7]。
表2.3 低功率低相位雜訊振盪器設計對策
低功率設計考慮 低相位雜訊
Ls/Rs 最大值 最大值
Ls/C 最大值 最大值
輸出振幅 最小值 最大值
§2-6-4 低電壓CMOS壓控振盪器架構 1. 主動埠的架構
LC諧振壓控振盪器是利用LC諧振埠決定振盪頻率及使用主動放大電路補償諧 振埠寄生電阻所造成之損耗。其主動埠的架構可分為三種，分別為互補式交錯耦合 對(Complementary cross-coupled pair)、PMOS 交錯耦合對(PMOS cross-coupled pair) 與NMOS 交錯耦合對(NMOS cross-coupled pair)如圖2.30所示。而與NMOS 交錯耦合
對的比較上[15]:
(1) PMOS 交錯耦合對的架構在低頻段可提供一個輸入負阻抗，但在高頻段時，
其電路行為會偏向於形成電源凹陷負載(power sinking load)造成輸出衰減。
(2) PMOS 交錯耦合對設計在與NMOS 交錯耦合對相同的輸出頻率時，會有較低 的互導(transconductance)造成較多雜散電容的引入，降低變容器的容值，限制 調頻範圍。
(3) PMOS 交錯耦合對其輸出有電壓頭部空間（larger head room）的限制，造成輸 出訊號振幅的降低。
(4) 互補式交錯耦合對有兩組偏壓損耗，無法適用於低電壓模式。
而基於上述理由，本研究採用主動埠架構為NMOS交錯耦合對的LC 調諧壓控振盪 器作為低電壓之壓控振盪器設計。
圖2.30 LC 調諧壓控振盪器主動埠種類 2. LC 諧振埠
(1) 電感採用對稱式的結構增加品質因素[16]
在諧振電路的考量上，電感採用對稱式的結構，與傳統螺旋式在相同的感 值下，能夠有較佳的品質因數，使用面積也較為節省，設計上先決定在寬度及 感值表現上有最佳表現的品質因數。
(2) 採用累加型可變電容( accumulation -mode varacor) [17]
變電容使用累加型可變電容(accumulation mode varacor)，因其只在累增模
式工作的變容器，沒有電洞注入MOS 通道中，因此有較高品質因素和較寬可 調範圍。
3. 交聯電容
為了增加相位雜訊的特性，又不想以增加功率損耗來提升訊號振幅改善，故針 對提升LC 諧振的品質因數來改善，其中 LC 諧振的品質因數，定義為[6][18]：
L C Q G
total
= 1 (2-60)
式中 為整個LC諧振的等效電導，且 受低品質因素電感器的等效電導 所 主宰，因此如果能增加額外的負電導 ，這時整體的等效電導則為如下式：
total
G Gtotal GP
GN
N P
total G G
G = − (2-61) 由以上式子(2-60)、(2-61)可知藉由額外的負電導 去降低電感器的等效電導
，勢必能提升整個LC諧振的品質因數，這樣將會改善能量在電感與電容間的轉換 效率，當轉換效率提升後，LC諧振的儲存能量的能力變強，如此電流損耗會變小而 且也能獲得較好的相位雜訊表現。圖2.31為加入負電導後，整個 LC諧振腔 的示意 圖。如圖2.32為一種外加 負電導組態的型態，在電晶體 的汲極與源極之間，
外加電容 。
GN
GP
CN MN
CN
圖2.31 加入負電導GN後 LC諧振腔的示意圖
圖2.32 外加CN負電導組態的型態
假設：ϖ << gm /Cgs + CN，其中 為 的閘極到源極的內部電容，
則為 的轉導，則其負電導 為：
Cgs MN gm
MN GN
m gd N gs
N g
C C
G 2C ( + )
=ϖ
(2-62) 藉由 所產生的負電導 ，加入額外的負電導 ，提升 LC-諧振腔的品質因素，
進而獲得較好的相位雜訊表現。如果不加入額外電容( 、 )，而只使用電晶體 內部的汲極到源極的電容( Cgs )，在此電路中 約為pF 等級，由於其電容值太小，
所提供的負電導有限，無法有效的降低 LC-諧振腔 的等效電導，因而限制了品質因 素的提升，所以藉由加入較大的額外電容去彌補電晶體內部電容的不足，即可有效 的提升LC 諧振的品質因素。
CN gm GN
1
CN CN2 Cgs
4. 輸出緩衝放大器
採用NMOS 設計的共源放大器結構作為振盪器的輸出緩衝級如圖 2.33，衝級輸 入端的雜散電容也會影響到振盪頻率，因而在緩衝級的設計上，其線性度要高，避 免因非線性造成輸出波形的失真或降低相位雜訊，而影響到輸出頻譜的純度，並考 慮壓控振盪器的輸出阻抗匹配至 50Ω，以簡化低電壓之壓控振盪器量測的問題。架 構如圖2.34 所示，由於此電路所使用的緩衝輸出級必須在外並聯大電容，使其下圖 A 點處對小訊號而言為接地，若沒有在 A 點並聯大電容，將使得看到的輸出阻抗為 而非寬頻帶的 ，且此段的鎊線效應亦將會影響到輸出匹配。此一大 電容亦可包含在晶片內，但由於所需的電容值較大，可選擇將其外接[19]。
gm
jwL+1/ 1/gm
圖2.33 緩衝放大器
圖2.34 完整的緩衝放大器考量設計圖