本章簡述非晶透明氧化物半導體的特性與載子傳輸機制假說，以 及介紹 TFT 元件操作原理、特性、製程與量測的方法及儀器。由於 本實驗室剛開始(transparent oxide semiconductor TOS[5])材料與元件 製程的研究[3]，許多設備與技術仍待建構，可謂蓽路藍縷，另別有 一番甘苦。在探索的過程中，製程上的改良與進步是最大的收穫，以 下便詳細敘述元件製程的每個環節。
3-1 非晶氧化物 InGaZnO4：
在現今 FPD 元件薄膜材料研究方面，以矽半導體薄膜為基礎的 a-Si:H TFT 技術，以及多晶矽(poly-Silicon)薄膜為基礎的低溫多晶矽 (low temperature poly-Silicon LTPS)TFT 技術為主流。其材料電性或光 性的物理機制、磊晶薄膜沉積的機制，也都有了足以說明或設計元件
a-AgSbO3[8]、a-2CdO․GeO2[9]、a-CdO․PbOx[10]、a-ZnO․SnO2[11]
等 。 亦 有 關 於 p-type 之 a-TOS 的 研 究 ： a-xZnO․Rh2O3[12] 、 CuMO2(M=Al,Ga,In)[13-15]、SrCu2O2[16]等。其中以 ZnO 為基礎的 a-TOS 具有優良的光電特性，相當引人矚目。本研究中的 TFT 便利 用以ZnO 為基礎的 a-IGZO 薄膜製備，其具有許多優良的特性：可以 在室溫下沉積、薄膜電子遷移率(electron mobility)可達 10 cm2V-1s-1、 寬能隙(wide band gap)2.8~3.0 eV[6]、透光度大於 80%，並在基板彎
曲5%時不影響元件特性[2]。本節介紹此非晶氧化物的探索過程、電 (Physical Vapor Deposition PVD)的原理，室溫下沉積的非晶相薄 膜，其原子排列是無序的。這是由於：當氣相的分子接觸到基板 時，彼此會先發生吸附作用，然後才進一步發生成膜。以吸附原 理定義的 PVD 技術，有別於 CVD 技術的化學吸附，其沉積原理 屬於物理機制。也就是氣相分子、原子團(本實驗屬於電漿團)，以 凡得瓦力(van der Waals force)或倫敦力(London force)與基板原子 相互作用而吸附。這種非化學鍵結的物理作用，不需克服表面活
程，可詳細分析如下：
7 島狀結構互相聚結(coalescence)以減少表面積與表面能，尺寸逐 漸增大最後形成薄膜。
材料/用途 ITO/電極 Y
2O
3/絕緣層 InGaZnO
4主動層
較理想的遷移率以及導電度。因此 InGaZnO4 被選擇為通道的材 料；且利用同屬於(n-1)d10ns0電子組態的而載子濃度更高的ITO 作 為電極。以利用其相同電子組態而高遷移率的優點。
表 3-2 (n-1)d10ns0電子組態 AOS 電性 [6]
圖 3-1 s 軌域重疊示意 [6] 圖 3-3 a-IGZO 鍵結示意 [2]
圖 3-2 a-IGZO 結構示意 [2]
3-2 TTFT 元件操作特性與結構設計：
薄膜電晶體在主動陣列型 FPD 中是關鍵的元件；為了研究適合 應用於透明可撓曲的 FPD 元件，元件結構與製程方面的考量，則相 當重要。TFT 元件在製程方面已相當成熟，所以結構上依不同需求考 量，每個設計者都會視情況而使元件在結構上有所出入。不過 TFT 結構上最基本可概分為頂部閘極(top gate structure)，以及底部閘極 (bottom gate structure)(如圖 3-4 示)。目前一般 FPD 應用較廣的屬於後 者[21]。本節介紹 TFT 操作原理與製程，並分述如下：
TFT 的操作原理與 MOSFET(metal oxide semiconductor field effect transistor)相同，都是利用閘極電壓控制通道(在 TFT 元件上一般稱為 主動層”active layer”)的載子濃度以形成一電流路徑，而使元件導通或 關閉。閘極電壓升高至某定值(亦即元件的臨界電壓 VT，此處的 VT
只代表元件操作的電路參數)後，可使元件電流不隨汲極與源極兩端 之間的偏壓改變，此時元件操作於飽和區(saturation region)。TFT 為 控制面板畫素的開關，所以偏壓都設計為數位式的高低位準，亦即使 元件在截止區(cut off region)與飽和區兩種操作偏壓間切換。所以 TFT
圖 3-4 一般 TFT 結構示意
的設計目標在於使電流”開的快、關的緊”；也就是說高元件遷移率、
低漏電流(low leaking current)以及高開關電流比(on-off ratio)是良好 的TFT 元件最基本而重要的特性指標。 而使用材料卻非一般NMOS 的 Drain-Channel-Source／n-p-n 的載子濃 度設計。我們的Drain-Channel-Source 使用 ITO-IGZO-ITO 屬於 N-n-N 結構(在此寬能隙 n-type 材料使用大寫”N”，較窄能隙材料使用小 寫”n”) ； 是 為 一 種 利 用 能 隙 寬 度 與 載 子 濃 度 差 異 的 異 質 接 面 (heterojunction)。雖然 a-IGZO 的能帶結構尚待探討，不過在薄膜量測 上中，我們發現ITO 的載子濃度皆比 IGZO 高出約 2~3 個數量級；且 ITO 的能隙比 a-IGZO 高出至少 0.5eV。所以此處我們仍先利用此理 論作為假設。於是在底部閘極的設計概念下，我們設計出下面兩種結 構作為探討，如圖 3-6~~9 示。也就是(A)通道層 a-IGZO 覆蓋在電極 上面，(B)通道層被電極覆蓋。
異質接面屬於一種蕭基接面(Schottky contact)，其能帶圖如圖 3-5 示:在接面上將有一位障(barrier)，使 ITO-IGZO-ITO／N-n-N 接面結構 呈現類似 NMOS 的電性；然而卻亦使載子傳輸出現障礙。因此接面
圖 3-5 n-N 異質接面能帶圖 [22]
圖 3-6 結構設計 A 立體圖
圖 3-7 結構設計 A 剖面圖
圖 3-9 結構設計 B 剖面圖 圖 3-8 結構設計 B 立體圖
3-3 Lift-Off 製程： 面詳述製程細節；lift-off 流程如圖 3-16，光罩設計如圖 3-10~15：
1. 清潔基板：把已鍍好金對準十字的玻璃基板，利用第二章介紹過
4. 曝光(exposure)：將軟烤過後的樣品取出並置於光罩對準機(Karl Suss Mask Aligner MA6 在此特別致謝工研院電光所)中，用光學顯 微鏡觀察並調整樣品鍍金十字與光罩十字窗的相對位置，對準後 進行曝光。曝光的時間為 23 秒，汞燈能量為 275mW；光罩設計 如圖3-11 所示。光罩 1：閘極圖案、光罩 2：絕緣層、光罩 3：汲 極與源極、光罩 4：主動層。設計 A 使用的光罩順序為 1243、設 計B 的光罩順序為 1234。
5. 顯影(development)：將曝光過後的樣品置於顯影機（TCP-5）內(顯 影劑使用AZ400K：D.I.Water = 1：3)，顯影時間約為 40 秒。正光 阻經曝光後的圖案部份將被顯影液去除，留下與光罩透光區塊相 同的光阻圖形。
6. PLD：利用第二章介紹的脈衝雷射沉積系統鍍膜。元件製程共經 過 4 次鍍膜。光罩 1、3 鍍 ITO 薄膜，光罩 2 鍍 Y2O3薄膜，光罩 4 鍍 IGZO 薄膜。鍍膜條件如表 3-3 所示。
7. 掀離光阻(lift-off)：利用丙酮緩慢沖洗鍍好薄膜的樣品，將光阻連 帶覆蓋其上的薄膜掀離，即得到我們所要的薄膜圖樣。此處光阻 利用丙酮掀離，不可使用超音波機，否則不能順利使薄膜掀離樣 品表面，甚至可能使薄膜碎屑再次附著其上。
8. 再反覆步驟 2~~7 三次，元件才告完成。
材料/用途 ITO/電極 Y
2O
3/絕緣層 InGaZnO
4主動層
鍍膜溫度（℃） 25 25 25
鍍膜氧壓（mtorr） 25 40 20
雷射輸出能量（mJ） 250 250 250
雷射重複率（Hz） 5 5 5
雷射打擊次數（pulse）
Gate：500Drain、Source：1000
5000 500
表 3-3 元件製程鍍膜參數
圖 3-10 鍍金對準十字光罩 圖 3-11 光罩圖案與用途
圖 3-12 光罩規格
圖 3-15 電極疊合(最小線寬需求)
圖 3-14 設計 B 光罩順序 圖 3-13 設計 A 光罩順序
圖 3-16 Lift-off 製程示意
3-4 掃描式電子顯微鏡：
動掃描，掃描的範圍與速度均可控制，並與螢光幕上的掃描同步。當 電子撞擊標本，產主的二次或背向散射電子，被接收經放大、傳送，
即可顯現影像。
相較於穿透式電子顯微鏡（TEM），掃描式電子顯微鏡試件之製 備是相當容易的；唯掃描式電子顯微鏡所使用的試件必須是導電體，
因此對金屬試件之研究，無須特殊處理即可直接觀察；非導體如玻 璃、聚合物等，則須真空蒸鍍處理，鍍上一層導電性良好之金屬膜或 碳膜，再作觀察。蒸鍍常用真空蒸鍍機（Sputter）及真空鍍碳機
（Vacuum Carbon Evaporater）。本實驗利用前者在樣品表面鍍上一 層黃金薄膜，並利用導電的銅膠帶固定樣品背面及連接樣品表面，使 其形成導體。藉用SEM 觀測，我們可以很直觀的獲得薄膜表面形貌，
以改善製程環節。