第二章 低溫共燒陶瓷分頻器與濾波器設計
2.3 分頻器設計
2.3.2 分頻器實做與量測
利用 2.2.1 節所述之概念，以低溫共燒陶瓷製程來實現，使用的參數如下：
介電常數為7.8，介質損耗為 0.004，介質層厚為 39 或 87um。利用 LTCC 來實現集 總元件電路時，電容的設計主要是以兩金屬片的間的距離d、交錯的有效面積 A 和 介電係數來決定，如下式：
c A d
=
ε
但在LTCC 結構中，因為要節省體積，整體的佈線相當的緊密，且為了防止外在電 磁波對內部電路的干擾，LTCC 最上層和最下層都會設計為接地面，如此一來，電 路彼此之間及電路和接地面均會產生無法忽視的耦合效應，不過在設計的考量上，
可將上層之接地面挖洞，以避免寄生的接地電容而影響電路之操作，而由於挖洞之 長寬與外界電磁波頻率之波長相比較小，故電磁波進不來，所以不會影響電路之操 作，如圖2.22。
電容最廣泛的設計方法是
π
型電路[9]，如圖 2.23。利用將電容內埋在兩接地金 屬層之間可以達到同時設計輸入端和輸出端電容，並且阻絕和其它電路的影響。但 是當電路的輸入端不想要有對地的電容時，可將π
型電路的上下對地面遠離至寄生效應不影響電路之表現即可，相對的將付出浪費空間的代價。
電感的設計則是利用螺旋型電感，單位長度的螺旋型電感 L，設計主要以導磁 係數
µ
，繞線的圈數n，線圈磁通截面積Ａ來決定，如下列公式：L n
=2 µ A
在LTCC 中設計電感,，由於電路中會有許多的寄生效應尚未考量，所以可以上述公 式做一個比例式，但無法由此公式精確算出電感值。由於在一般的電路中，電感的 Q 值往往決定嚴重影響電路本身的特性，故利用較厚的介質層來設計電感，並將電 感的佈線層設計離接地層越大越好，以減少電感的對地電容，以提升其Q 值，降低 電感的損耗[9]。
模擬的軟體是利用 Ansoft 公司所研發的三維電磁軟體 HFSS，整體 LTCC 的尺 寸大小為 2000um*1250um*960um，電路結構中的接地面和輸入輸出埠均在電路封 裝後，利用側面電極和外部電路作電氣連結，以節省整體電路的體積。設計的電路 為圖2.18(a)，高頻共振腔的電感電容質分別為 2nH 和 0.43pF，由 LC 共振腔的公式：
0
1
f
2π LC
=
可知到並聯共振頻率為5.4GHz，在共振頻率附近的等效電路如圖 2.20，為低通濾波 器。同理，低頻共振腔的共振頻率為 2.35GHz，共振時等效電路為圖 2.19，為一高 通濾波器。
在LTCC 內三唯整體的佈線圖如圖 2.24 所示。EM 模擬的結果如圖 2.25 所示，
低通路徑，設計的共振頻率為4.6GHz，4.9~5.9GHz 衰減量超過 20dB，通帶內最大 輸入損耗約為0.6dB，高通路徑設計共振的頻率為 2.2GHz，2.4~2.5GHz 內衰減量超 過20dB，通帶內輸入損耗約為 0.5~1.2dB。
LTCC 實作和量測的照片如圖 2.26 所示，量測其輸入損耗及反射損耗對頻率如 圖 2.27 所示，整體量測的特性和模擬相當吻合，低通路徑 2.4~2.5GHz 內最大輸入
損耗為 1dB，高通路徑 4.9~5.9GHz 內最大輸入損耗為 1.35dB。探討其損耗較大的 原因應該是側面電極和FR4 載板的電氣連結處沒有處理好，而產生多餘的損耗，另 外板子上的走線損耗也是原因之一，至於量測高頻處曲線較抖動，這完全是量測環 境的誤差。
圖2.1 雙頻無線網路射頻前端模組系統方塊圖 [1]
(a)由串聯元件開始
(b)由並聯元件開始
圖2.2 低通濾波器原型
圖2.3 並聯共振型低通濾波器
圖2.4 三階交錯耦合濾波器低通原型
圖2.5 三階交錯耦合帶通濾波器原型
圖2.6 基本三階交錯耦合帶通濾波器等效電路
1 3 5 7 9 10 Frequency (GHz)
-80 -60 -40 -20 0
1 3 5 7 9 10
Frequency (GHz) -80
-60 -40 -20 0
圖2.7 基本三階帶通濾波器頻率響應
(a) 跨接電容架構
(b) 接地電感架構
圖2.8 有傳輸零點之三階帶通濾波器電路
1 3 5 7 9 10 Frequency (GHz)
-100 -80 -60 -40 -20 0
1 3 5 7 9 10
Frequency (GHz) -100
-80 -60 -40 -20 0
(a) 跨接電容架之構頻率響應
1 3 5 7 8
Frequency (GHz) -80
-60 -40 -20 0
1 3 5 7 8
Frequency (GHz) -80
-60 -40 -20 0
(b) 接地電感架構之頻率響應
圖2.9 傳輸零點之三階帶通濾波器電路頻率響應
圖2.10 將電路拆成兩個並聯的 Y 矩陣示意圖
1 3 5 7
Frequency (GHz) -180
Frequency (GHz)
l Y l
Frequency (GHz) -180
Frequency (GHz)
l Y l
Frequency (GHz)
l Y l
1 3 5 7 Frequency (GHz)
-80
1 3 5 7 8 Frequency (GHz)
dip
Frequency (GHz)
dip
(a) 分頻器電路
2.042 nH L1
CAP C=
ID=
2.385 pF C1
IND L=
ID=
1.059 nH
L2 CAP
CAP C=
ID=
0.7115 pF C3 IND
L=
ID=
1.992 nH L3 CAP C=
ID=
0.4261 pF
C4
表2.1 LC 共振器特性
圖2.22 電路遮蔽效應圖示 上接地面
下接地面
挖洞
圖2.23
π
型電容設計圖2.24 分頻器電路走線圖
圖2.25 分頻器 EM 模擬
圖2.26 分頻器實體與量測環境
圖2.27 分頻器量測之頻率響應