針對未來基礎微電機技術的發展，本段參考 2006 ITRS 報告，針對三維晶片組 建與設計方法、進階微影技術、晶片設計探討未來可能研發的晶片製造技術應用。
2.7.1 三維晶片組建與設計方法( 3D IC fabrication and design methodology) 後段製程(Back-end-of-line)中，連線技術逐漸變成決定電路效能的主要 因素之一，隨著 CMOS 元件的持續縮小，為了連接數十億個電晶體造成單 位 面 積 裡 的 導 線 長 度 快 速 的 增 加 ， 根 據 2006 年 國 際 半 導 體 技 術 藍 圖 (International Technology Roadmap for Semiconductor, ITRS)的預測，晶片內 每平方公分的總連線長度從 2005 年的 1019 公尺大幅增加至 2010 年的 2222 公尺，同時，隨著銅導線變的越來越細，其阻抗也變的越來越高[2.35]。另外，
由於低介電質材料與現行半導體製程的整合困難，以致於在介電係數降低不夠 快的情形下，導線歐姆損耗，阻容遲滯(RC delay)，低良率及高製作費用將 大大的限制了未來積體電路的效能。
三維的電晶體整合以及先進的封裝技術為其中一個有希望的解決以上問題 的方法，利用垂直互連整合多層堆疊的主動元件形成三維積體電路，即使在元 件無法再繼續微縮的情形下，三維積體電路透過增加最近電晶體的數目的方式 來達到減少減少連線總長度的目的，而能近一步提升電路效能，此舉亦能延長 受限於 2-D 半導體技術瓶頸之 Moore’s Law[2.36]。然而，三維積體電路的實現 尚缺乏有效的電子設計自動化(Electrontic Design Automation, EDA)工具，一套 完整的三維設計流程大致須包含：散熱模型，有限元素分析法，多晶片資料庫，
以及佈局的規劃與設計工具。此外，如同絕緣矽技術所遭遇到的主要問題，在 三維積體電路中，多層主動元件之間導熱特性較差的絕緣層會阻擋熱量的發 散，且在高電晶體密度的情形下，散熱問題將變的更為嚴重，晶片冷卻問題亟 待解決。但三維積體電路利用垂直連接的方式，有效的減少了連線長度所造成 的電路效能損失，提供了以下的優勢:增進電晶體緊束密度(packing density)、雜 訊抗擾性(noise immunity)、減少功率消耗、優秀的電路性能、整合異質技術的 能力。
2.7.2 進階微影技術 (Advanced Lithography)
半導體奈米製程所帶來不少困擾，不僅僅客戶與晶圓廠之間的連接問題，
雙方面各自需要解決的課題也相當的複雜。此外，包括設備業者、材料業者、
設計軟體工具業者…等，也都是積極的朝向克服因為奈米製程所產生的困難，
而期望提出更完善的解決之道。
微影製程技術就是在 IC 製造中扮演著舉足輕重的角色，隨著 IC 產品技術 需求的提升，微影技術也需不斷地提高解析度以製作更微小的特徵尺寸。IC
的密度越高，操作速度越快、但是平均成本越低，因此半導體廠商都絞盡腦汁 要將半導體的線寬縮小，以便在晶圓上塞入更多電晶體。
下一世代主流微影技術中，包括 157 奈米、193 奈米浸潤式還有及 55 超短 紫外光（EUV），最後誰能勝出呢？ 參考 ITRS 2005、2006 版本下的註解，採 用 193 奈米波長光源的浸潤式微影技術，憑藉著可以繼續沿用現今 193 奈米微 影設備的優點，除了節省設備製造商以及製程採用者大量研發及導入成本之 外，還擊敗開發過程問題重重的 157 奈米光源的乾式微影技術，正式成為 ITRS 中 65 奈米製程技術的主流微影技術。甚至認為 193 奈米波長的曝光系統（包括 193 奈米浸潤式系統）將成為未來兩個技術世代的主流解決方案，業界如果研 發出高折射率的液體與透鏡材料，藉此將浸潤式技術延伸到水以外領域，那麼 浸潤式微影製程將會具備繼續挑戰 45 奈米，甚至在 32 奈米與 22 奈米的環境中 成為一個具潛力的解決方案。
根據 ITRS 2006 提供之微影技術發展藍圖，目前挑戰存在於拓展 193nm 節 點微影技術技術及發展新型下一代可替代方法上。其中，拓展首先會在以下領 域中有所進展：曝光設備、抗蝕材料和加工設備、制模及設備和材料、臨界尺 寸測試、覆蓋控制和缺陷檢測度量設備。 而製造 IC 微影技術的主要因素取決 於臨界尺寸（CD）控制、覆蓋、缺陷控制和低成本[2.37~2.41]。根據業者的經 驗，193 奈米浸潤式微影技術，預計在今年就可以成熟的導入量產應用，但隨 之而來的 45 奈米或者是更細微的製程發展，193 奈米浸潤式微影技術將會臨技 術上的瓶頸。就技術層次來看，其解決方法只有採用新的光源，而波長只有 55 的超紫外（EUV）光，將可能擔此重任，成為新的半導體微影技術的解決方案。
除此之外，未來進入奈米量產製程時代。除了光學微影術外，投射式電子 束微影及奈米轉印微影皆會被使用。參考國科會工程處前瞻計畫[2.25]，未來 可投入的前瞻性研究重點: 電子束微影技術、光學與電子束微影之匹配技術、
奈米轉印微影技術、浸泡微影技術 ( Immersion Lithography )、光學干涉微影術 之研究、衰減相位偏移膜材質的開發與量測、微影解析度加強技術之模擬，都 是可讓台灣半導體製程更具利基的研究。
2.7.3 晶片設計
隨著製程技術的進步，將大量異質電路元件得以被製作在單一晶片上，符 合市場運用功能整合的需求，同時 SOC(System On a Chip)，可達到低功率、高 效能、小體積以及高可靠度等諸多優點，也因此造就一連串相關晶片系統的設
計趨勢。未來 SOC 電路設計自動化之趨勢下，研究之重點包括: 晶片系統之整 合以及矽智產再利用技術、晶片系統之前瞻設計驗證技術、晶片系統之前瞻測 試技術、深次微米之實體設計技術[2.42]。未來在晶片系統設計 SOC Design、
無線通訊系統、有線通訊系統、多媒體、繪圖資通安全系統、消費性電子等應 用上，都深具市場潛力[2.43]。