2.4 使用設備簡介
2.4.9 可控溫烤盤（Hot Plate）
可使用於加熱於氫氧化鉀蝕刻液，以提高蝕刻單晶矽晶圓的速率
第三章 金字塔抗反射結構製作實驗方法
3.1 金字塔抗反射結構設計製作流程
製作金字塔抗反射結構步驟：
一、準備P-type 晶格為100的5吋單晶矽基材
二、以PECVD在晶片上製作6000Å的SiO2，當做KOH蝕刻晶片的MASK 三、將晶片作為微影製程（使用PAD的光罩），此步驟是為了蝕刻晶
片上不需要的SiO2
四、將晶片送入烤箱（150℃）硬烤
五、使用電漿蝕刻機將晶片上無光阻的地方蝕刻，直到晶片上無光阻 覆蓋的SiO2清除完畢
六、使用化學清洗蝕刻機，將晶片上所有的光阻去除
七、將晶片再放入裝有1％濃度KOH的燒杯，並加熱至不同溫度，以及 不同浸泡時間，以觀察晶片的蝕刻率狀況
八、晶片經過KOH蝕刻後,再以離子水清除晶片上的KOH，便可製作出 金字塔抗反射結構，最小的尺寸有20×20μm面積的結構
圖3-1 在晶片上以PECVD沉積6000 Å的SiO2
圖3-2 在晶片上再覆蓋一層3900 Å的光阻2
圖3-3 將沒有光阻覆蓋的SiO 蝕刻
P-type Si
6000 Å 的 SiO2
P-type Si
6000 Å 的 SiO2 3900 Å 的光阻
P-type Si
PR
SiO
2圖3-4 將晶片上的光阻去除，只留下SiO2
圖3-5 使用KOH蝕刻後的晶片，並製作出金字塔抗 反射結構。
P-type Si
SiO
2P-type Si
SiO
23.2 金字塔抗反射結構蝕刻深度和蝕刻率計算方式
圖3-6 金字塔抗反射結構示意圖
l＝蝕刻深度 k＝斜面長度
l＝k × Sinα
（3-1）
Er ＝蝕刻率（Etching Rate）
＝蝕刻深度÷時間（μm/min）
（3-2）
第四章 金字塔抗反射結構實驗結果
4.1 不同蝕刻時間製程參數之表面型態比較 4.1.1 不同蝕刻時間下之金字塔抗反射結構圖形
於不同時間下來觀察蝕刻後，金字塔的表面型態，製定參數如下：
1. 蝕刻液KOH的濃度：1﹪
2. 反應溫度：80℃
3. 反應時間：10分、20分、30分、40分
實驗結果，如圖4-2~4-3所示，以蝕刻時間最短的10分鐘來看，
已經有明顯的金字塔結構出現，但晶格方向111的斜面積和角度都還 不明顯，接著在圖4-4~4-9所示，就可以發現晶片愈長時間的蝕刻，
金字塔結構就愈完整。
圖4-1未使用KOH蝕刻的晶片。
圖4-2 KOH蝕刻10分鐘，在晶片上大小2個金字塔結構圖形。
圖4-3 KOH蝕刻10分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。
圖4-4 KOH蝕刻20分鐘，在晶片上大小2個金字塔結構圖形。
圖4-5 KOH蝕刻20分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。
圖4-6 KOH蝕刻30分鐘，在晶片上大小2個金字塔結構圖形。
圖4-7 KOH蝕刻30分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。
圖4-8 KOH蝕刻40分鐘，在晶片上大小2個金字塔結構圖形。
圖4-9 KOH蝕刻40分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。
4.1.2 不同蝕刻時間下之蝕刻深度和蝕刻率
根據蝕刻深度公式（3-1）、蝕刻率公式（3-2）和圖4-1~4-9 可得到蝕刻後的斜面長度（k）來計算出以下的蝕刻深度、蝕刻率。
表4-1 不同蝕刻時間下的蝕刻深度和蝕刻率量測值。
1﹪KOH蝕刻時間
（min）
蝕刻深度（μm） 蝕刻率（μm/min）
40 4.896 0.1244 30 3.672 0.1244 20 3.264 0.1632
10
1.904 0.1904圖4-10 不同蝕刻時間和蝕刻率曲線圖。
圖4-11不同蝕刻時間和蝕刻深度曲線圖。
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2
0 10 20 30 40 50
蝕刻率（μ m/min）
橫軸:蝕刻時 間(min) 縱軸:蝕刻率(μm/min)
0 1 2 3 4 5 6
0 10 20 30 40 50
蝕刻深度（μm）
橫軸:蝕刻時間(min) 縱軸:蝕刻深度(μm)
4.2 不同蝕刻溫度下製程參數之表面型態比較 4.2.1 不同蝕刻溫度下之金字塔抗反射結構圖形
於不同溫度下來觀察蝕刻後，金字塔的表面型態，製定參數如下：
1. 蝕刻液KOH的濃度：1﹪
2. 反應時間：20分
3. 反應溫度：40、60、80℃
在1﹪濃度KOH和一樣蝕刻時間為20分裏，我們將晶片以40℃、
60℃、80℃等不同溫度的KOH蝕刻下，實驗結果如圖4-12~4-17所示，
KOH在40℃晶片幾乎看不出有金字塔結構，而隨者溫度加熱到80℃，
就可以很完整製作出金塔塔結構。
圖4-13 KOH 40℃蝕刻晶片，得到面積為20 X 20μm金字塔結構圖形。
圖4-14 KOH 60℃蝕刻晶片，得到大小2個金字塔結構圖形。
圖4-15 KOH 60℃蝕刻晶片，得到面積為20 X 20μm金字塔結構圖形。
圖4-17 KOH 80℃蝕刻晶片，得到面積為20 X 20μm金字塔結構圖形。
4.2.2 不同蝕刻時間下之蝕刻深度和蝕刻率
根據蝕刻深度公式（3-1）、蝕刻率公式（3-2）和圖4-12~4-17 可得到蝕刻後的斜面長度（k）來計算出以下的蝕刻深度、蝕刻率。
表4-2 不同蝕刻溫度下的蝕刻深度和蝕刻率量測值。
1﹪KOH蝕刻溫度
（℃ ）
蝕刻深度（μm ） 蝕刻率（μm/min）
40 0 0
60 2.720 0.1244 80 3.264 0.1632
圖4-18 不同蝕刻溫度和蝕刻率曲線圖。
圖4-19 不同蝕刻液溫度和蝕刻深度曲線圖。
0 0.05 0.1 0.15 0.2
40 50 60 70 80 90
蝕刻率（μ m/min）
橫軸:蝕刻溫 度(℃) 縱軸:蝕刻率(μ
m/min)
0 0.5 1 1.5 2 2.5 3 3.5
40 50 60 70 80 90
蝕刻深度（μm）
縱軸:蝕刻深度(μm)
橫軸:蝕刻溫 度(℃)
第五章 抗反射層薄膜製作參數
5.1 PECVD沉積的二氧化矽的製程參數
表5.1 PECVD沉積的二氧化矽的製程參數 二氧化矽（SiO2）
沉積厚度（Å）
3000 6000 12000
基板溫度（℃） 280 300 320
沉積時間（min） 10 20 30
電漿功率（KW） 1.4 1.8 2
工作壓力（mtorr） 1000 1600 2000
O2（sccm） 220 220 220
N2（sccm） 220 220 220
5.2 PECVD沉積的氮化矽的製程參數
表5.2 PECVD沉積的氮化矽的製程參數 氮化矽（Si3N4）
沉積厚度（Å）
3000 6000 12000
基板溫度 270 290 310
沉積時間（min） 10 20 30
電漿功率（KW） 1.6 2 2.2
工作壓力
（mtorr）
1000 1600 2000
SiH4（sccm） 100 160 200
N2（sccm） 70 80 80
NH3 80 90 90
第六章 抗反射層薄膜實驗結果
6.1 不同厚度的二氧化矽（SiO
2）抗反射層之反射率量測比 較
如圖6-1所示晶片未鍍任何物質，其反射率是100﹪，由圖6-2~6-4 所示，厚度12000Å在波長300~600nm裏，最低反射率約在30~40，厚度 6000Å時最低反射率約在20~10，而厚度3000Å時最低反射率約在10以 下，所以
SiO
2最佳抗反射層厚度為3000Å。Wavel ength (nm )
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-1 未鍍任何物質（單晶矽）。
Wavelength (nm )
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-2 厚度3000Å的二氧化矽之反射率量測結果。
Wavel ength (nm )
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-3 厚度6000Å的二氧化矽之反射率量測結果。
Wavelength (nm)
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-4 厚度12000Å的二氧化矽之反射率量測結果。
6.2 不同厚度的氮化矽（ Si
3N
4）抗反射層之反射率量測
由圖6-5~6-7所示，Si3N4厚度12000Å在波長300~600nm裏，最低 反射率約在30~80，厚度6000Å時最低反射率約在10~20，而厚度3000Å 時最低反射率約在10~20，但是Si3N4 3000Å厚度還是比
SiO
2反射率高, 且量測曲線起伏較大。Wavel ength (nm )
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-5 厚度3000Å的氮化矽之反射率量測結果。
Wavel ength (nm )
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-6 厚度6000Å的氮化矽之反射率量測結果。
Wavel ength (nm )
% Reflectance
200 300 400 500 600 700 800
0 10 20 30 40 50 60 70 80 90 100
圖6-7 厚度12000Å的氮化矽之反射率量測結果。
第七章 結論與未來展望
7.1 結論
本論文實驗得到如下幾點：
ㄧ、在1﹪濃度和80℃的KOH實驗下,我們可以發現晶片在長時間的蝕 刻下，不但金字塔結構非常完整，其晶格方向111的斜面積也更 大及角度也變得較大，這代表著蝕刻的時間遇久，在相同的溫度 下，晶片的蝕刻速率也愈快，蝕刻的形狀也愈趨近金字塔形狀，
最後也成功製作出面積為20 X 20μm金字塔結構。
二、在1﹪濃度KOH和一樣蝕刻時間為20分裏，我們將晶片以40℃、60 ℃、80℃等不同溫度的KOH蝕刻下，如圖4-10~4-15所示，KOH在 40℃晶片幾乎看不出有金字塔結構，而隨者溫度加熱到80℃，就 可以很完整製作出金塔塔結構，這代表著KOH反應溫度愈高，在 相同時間下，晶片的蝕刻速率也愈快，蝕刻的形狀也愈趨近金字 塔形狀，所以蝕刻時間和溫度，是製作金字塔結構很重要的2個 參數。
三、在製作金字塔結構抗反射結構裏，我們用來擋住KOH的遮罩，是 使用PECVD沉積出來的SiO2，這種方式比用擴散爐管以擴散方式 製作的SiO2，花費的時間較短，例如以PECVD製作12000Å厚度的 SiO，時間只需30分左右，但使用擴散爐管製作卻需要3個小時，
所以其優點是製作速度是較快，但PECVD製作出來的Sio2結構較為 鬆散，而使用擴散爐管製作的SiO2結構較為緻密，所以PECVD製 作出來的SiO2，其缺點是蝕刻率也較高，但是我們使用此方式，
而製作出來的遮罩，也是可以成功的製作出金字塔結構抗反射結 構。
四、在抗反射層的實驗裏，如圖6-1所示晶片未鍍任何物質，其反射 率是100﹪，而圖6-4、6-7所示，是二氧化矽（SiO2）和氮化矽 （Si3N4）在波長範圍300~600 nm裏，其厚度12000Å的最低反射率 是在10~40 ﹪左右﹪，但是曲線震盪幅度很大，所以在實驗結果 中可發現抗反射層厚度增加到12000Å，其反射率是最大的，且量 測曲線起幅很大，相對的也會影響反射率的穩定性。
五、而二氧化矽（SiO2）和氮化矽（Si3N4）厚度3000Å的反射率的比 較下，在波長範圍300~600 nm裏，其中二氧化矽（SiO2）的最低 反射率都在10以下，曲線震盪幅度相當平緩，整體的反射率都在 10以下，反觀氮化矽（Si3N4）的最低反射率只在10~20 ﹪左右，
但曲線震盪幅度是有改善很多，所以，在此實驗中發現當薄膜厚 度降低後，反射率也跟著下降，且反射率的穩定性也更佳。而這
2種抗反射層比較下，也發現SiO2的抗反射效率比Si3N4高。
7.2 未來展望
提高單晶矽太陽能電池效率的2個最重要的製程，就是表面粗糙 化（texture）和抗反射層的製作，而這2項製程中還有很多參數會影 響到效率的高低，這都是可以讓我們未來好好研究的方向。
這次的論文實驗中，只單獨研究這2項製程的實驗方式和最佳製 作參數，若能將整合為ㄧ，其研究實驗結果會更加完整，例如表面粗 糙化（texture）完成後來量測其反射率,以驗證此結構是否能夠將太 陽光封存在晶片上，而接著在此結構上沉積抗反射層，研究是否可將 反射率降到最低。
參考文獻
[1] 莊嘉琛，＂太陽能工程—太陽電池篇＂全華科技圖書股份 有限公司，pp.1-5，（2005）。
[2]王宗新，＂金字塔抗反射結構之製作及單晶矽太陽能電池之應用
＂，國立中山大學碩士論文，pp.1-3，（2007）。
[3] Gregory T.A. Kovacs,Nadim I.Maluf,Kurt E.Petersen, ＂Bulk Micromaching of Silicon＂,Proceedings of the
IEEE,VOL.86,NO.8,August,PP.1536-1551,（1998）。
[4]郭明村，＂太陽光電能電池製造設備發展現況＂機械工業雜 誌，pp.20-25，（2007）。
[5]林坤立，單晶矽太陽電池製程及其頻譜響應之研究，
國立雲林科技大學碩士論文，pp.3-4，（2004）。
[6] 連水養，＂量產型單晶太陽電池製作＂，國立雲林科技大學，碩 士論文，pp.4-9，（2004）。
[7] 蔡進譯，＂超高效率太陽電池＂，物理雙月刊（廿七卷五期），
pp.4-6,（2005）。
[8] 林坤立，單晶矽太陽電池製作及其頻譜響應之研究，國立雲林科 技大學電子工程研究所碩士論文,pp.20-22,（2007）。
[7] PETER VAN ZANT著，姜庭隆 譯，李佩雯 校閱＂半導體製程
Microchip Fabrication A Practical Guide to SEMICONDUCTOR PROCESSING ＂，滄海書局，pp.20-30,（1999）。
[8] Michael Quirk．Julian Serda著，劉文超．許渭州 校閱，羅文 雄．蔡榮輝．鄭岫盈 譯＂半導體製造技術Semiconductor Manufacturing Technology＂,滄海書局,pp68-75,（1994）。 [9] 原著/James D.Plummer．Michael D.Deal．Peter B.Griffin。
譯者/羅正忠．李嘉平．鄭湘原＂半導體工程---先進製程與模擬 Silicon VLSI Technology＂,普林斯頓國際有限公司,pp.24-42,
（1992）。
[10]李明逵編著，“矽元件與積體電路製程＂全華科技圖書股份有限 公司,pp.18-26,（2008）。
[11] Jocelyn Viard, Rene Berjoan and Jean Durand
“Composition-density and Refractive Index Relations in PECVD silicon Oxynitrides Thin Films＂,Journal of European Ceramic Society 17, (1997)。
[12] C.K. Wong, Hei Wong, C.W. Kok and M. Chan“Silicon oxynitride prepared by chemical vapor deposition as optical waveguide materials＂, Journal of Crystal Growth 288 ,pp.171–175, (2006)。