中 華 大 學 碩 士 論 文

中 華 大 學 碩 士 論 文

題目：單晶矽太陽能電池表面粗糙化結構和 抗反射層薄膜製程及性能研究

Single Crystal Silicon Solar Cell Texture and Anti-Reflection Layer Fabrication and

Performance Study

系 所 別：機械工程學系碩士班 學號姓名：E09608007 蔡政勳 指導教授：林君明 博士

中華民國九十八年七月

中文摘要

本論文是探討單晶矽太陽能電池中的表面粗造化和抗反射層 製程技術。為使入射光能夠多重反射、多重利用，受光面積增大，

使光線被吸收機會增加，太陽電池表面粗糙結構化（texture）設 計已是必然步驟，而逆金字塔凹槽結構為最佳之光封存表面結構，

並且在高效率單晶矽太陽電池的製作中被廣為利用，本論文使用P 型晶向(100)的矽晶片作為基板，利用KOH 溶液異向性蝕刻後可得 到晶向(111)之逆金字塔凹槽結構。對於KOH 溶液在不同的溫度、

時間下會有不同的蝕刻速率等製程參數進行研究，並成功製作出面 積為20 X 20μm的金字塔結構，另外在基材上鍍上二氧化矽和氮化 矽2種抗反射層薄膜，於可見光波長下（380nm~780nm），比較不同 厚度的2種薄膜，尋找出最佳抗反射層厚度和薄膜材料。

關鍵字：單晶矽太陽電池、表面粗糙結構化、抗反射層、蝕刻技術、

濺鍍、蒸鍍、電漿輔助化學氣相沉積。

Abstract

The objectives of this thesis are to study roughness of the surface and the anti-reflection layer technique for single crystal silicon solar cell. The design of solar cell surface roughness texture is a necessary step. For incident light get multiple reflections, various applications, enlarging light access area and increase the possibility for light absorbing. Contrary Pyramid sink structure is the best light sealed for safekeeping design and extensively using at high efficiency single crystal solar cell fabrication.

P-type(100)silicon is to be the base and to go on anisotropy wet etching in KOH solution that will get contrary Pyramid sink structure. To study KOH etching rates in the different temperature and time. In this way, Pyramid textures with dimension range from 20 to 20 micro were successfully fabricated. By coating anti-reflection films of SiO2 and Si3N4

on the base and comparing both these films in different thickness under the wavelength (380~780 nm) visible light find the best thickness of anti-reflection layer and film materials.

Keywords：

Single Crystal Silicon Solar Cell ,texture, Anti-Reflection Layer,

誌謝

能完成本論文，首先要感謝我的指導教授林君明博士。在老師他 的諄諄教誨與無限包容之下，不僅讓我得到了許許多多專業知識，更 讓我在為人處世方面受益良多。感謝公司的主管們在這六年來不斷的 給我機會學習半導體相關專業技能與領導技能及待人處世和與人溝 通之技巧。

特別感謝黃榮興博士、范志海博士、蔡渙良博士、陳振文博士，

在百忙之中能抽空來為學生做論文指導，在此表示最深的敬意。感謝 實驗室的學弟們在我求學的路途中陪伴著我，彼此提攜勉勵。

感謝我的家人，他們在我的求學之路中，不斷的給我鼓勵與關 懷。最後感謝這一路走來曾經幫助過我與鼓勵過我的夥伴們，謝謝你 們。

目錄

中文摘要……… Ⅰ Abstract……… Ⅱ 誌謝……… Ⅲ 目錄……… Ⅳ 表目錄……… Ⅷ 圖目錄……… Ⅸ

第一章 緒論……… 1

1.1 前言……… 1

1.2 研究目的……… 2

1.3 文獻回顧……… 3

1.3.1 蝕刻技術(Etching Technology)………… 3

1.3.2 濕蝕刻(Wet etching) ……… 4

1.3.3 乾蝕刻技術（Dry etching） ……… 5

1.3.4 反應性離子蝕刻(Reactive Ion Etching ) ……… 6

第二章 基 礎 理 論 ……… 8

2.1 太陽能電池的原理與製程簡介……… 8

2.1.1 太陽能電池光電轉換基本原理……… 9

2.1.3 太陽能電池外型特徵……… 13

2.2 薄膜沉積(Thin Film Deposition)……… 15

2.2.1 物理氣相沉積（物理蒸鍍） （PVD）……… 17

2.2.2 蒸鍍(Evaporation)原理 ……… 20

2.2.3 濺鍍(Sputter)的原理 ……… 20

2.2.4 化學氣相沉積(Chemical Vapor Deposition，簡稱 CVD) ……… 23

2.3 微影製程原理 ……… 27

2.3.1 感光材料(光阻)之簡介 ……… 28

2.3.2 塗底(Priming) ……… 30

2.3.3 光阻覆蓋(PR Coating) ……… 31

2.3.4 光阻軟烤(Soft Bake) ……… 32

2.3.5 曝光技術……… 33

2.3.6 曝光後烘烤(Post Exposure Bake) …… 34

2.3.7 顯影(Development) ……… 35

2.3.8 硬烤(Hard Bake) ……… 35

2.4 使用設備簡介……… 36

2.4.1 電漿輔助化學氣相沉積(PECVD) ………… 36

2.4.2 可控溫烤箱（Oven）……… 37

2.4.3 自動化光阻塗佈及顯影系統(TRACK) …… 38

2.4.4 微影曝光機 ……… 38

2.4.5 TEL TE5000 氧化矽乾式蝕刻機儀器 簡介……… 39

2.4.6 後段製程化學清洗蝕刻機……… 40

2.4.7 電子顯微鏡……… 41

2.4.8 UV-vis-紫外-可見光光譜儀 ……… 41

2.4.9 可控溫烤盤（Hot Plate） ……… 42

第三章 實驗方法 ……… 43

3.1 金字塔抗反射結構設計製作流程 ……… 43

3.2 金字塔抗反射結構蝕刻深度和蝕刻率計算 方式……… 46

第四章 金字塔抗反射結構實驗結果 ……… 47

4.1 不同蝕刻時間製程參數之表面型態比較……… 47

4.1.1 不同蝕刻時間下之金字塔抗反射結構 圖形……… 47

4.1.2 不同蝕刻時間下之蝕刻深度和蝕刻率…… 52

4.2 不同蝕刻溫度下製程參數之表面型態比較…… 54

圖形……… 54

4.2.2 不同蝕刻時間下之蝕刻深度和蝕刻率…… 57

第五章 抗反射層薄膜製作參數 ……… 59

5.1 PECVD沉積的二氧化矽的製程參數 ……… 59

5.2 PECVD沉積的氮化矽的製程參數 ……… 60

第六章 抗反射層薄膜實驗結果 ……… 61

6.1 不同厚度的二氧化矽（SiO

）抗反射層之反射 率量測比較……… 61

6.2 不同厚度的氮化矽（Si

N

）抗反射層之反射率 量測比較……… 63

第七章 結論與未來展望 ……… 66

7.1 結論……… 66

7.2 未來展望……… 68

參考文獻 ……… 69

表目錄

表2.1 各類太陽能電池的優點、缺點、發展方向。…… 14 表 2.2 蒸鍍、分子束磊晶及濺鍍三種 PVD 法之特性比

較。……… 19

表2.3 二次電子與氣體分子之撞擊狀況。……… 21

表2.4 各種CVD製程的優缺點比較及其應用。 ………… 25

表4.1 不同蝕刻時間下的蝕刻深度和蝕刻率量測值。… 52

表4-2 不同蝕刻溫度下的蝕刻深度和蝕刻率量測值。… 57

表5.1 PECVD沉積的二氧化矽的製程參數。 ……… 59

表5.2 PECVD沉積的氮化矽的製程參數。 ……… 60

圖目錄

圖 1-1 以濕式法進行薄膜蝕刻時，蝕刻溶液（即反

應物）與薄膜所進行的反應機制 ……… 5

圖 1-2 濕蝕刻與乾蝕刻的比較圖，圖中(a).蝕刻前、 (b).濕蝕刻、(c).乾蝕刻的剖面圖 ……… 6

圖2-1 太陽能電池發電結構示意圖。 ……… 9

圖2-2 太陽電池發電的原理。 ……… 11

圖2-3 薄膜沈積機制的示意圖。 ……… 16

圖2-4 氣相沉積法分類。 ……… 17

圖2-5 濺鍍(Sputter)示意圖。……… 22

圖2-6 化學氣相沈積的主要機制示意圖。 ……… 24

圖2-7 電漿輔助化學氣相沉積系統結構示意圖。 …… 26

圖2-8 正負光阻微影製程示意圖。 ……… 29

圖2-9 正光阻液進行感光、水解與顯影之化學反應 式示意圖。 ……… 29

圖2-10 HMDS反應分子式。 ……… 31

圖2-11 旋轉塗蓋光阻方式。 ……… 32

圖2-12 曝光技術的方式。 ……… 34

圖2-13 電漿輔助化學氣相沉積。 ……… 37

圖2-14 可控溫烤箱（Oven） 。……… 37

圖2-15 自動化光阻塗佈及顯影系統(TRACK)。 ……… 38

圖2-16 I-LINE-STEPPER微影曝光機。 ……… 39

圖2-17 TEL TE5000 氧化矽乾式蝕刻機。 ……… 40

圖2-18 後段製程化學清洗蝕刻機。 ……… 40

圖2-19 場 發 射 電 子 顯 微 鏡。 ……… 41

圖2-20 UV-vis-紫外-可見光光譜儀。 ……… 42

圖2-21 可控溫烤盤。 ……… 42

圖3-1 在晶片上以PECVD沉積6000 Å的SiO

。 ………… 44

圖3-2 在晶片上再覆蓋一層3900 Å的光阻

。 ………… 44

圖3-3 將沒有光阻覆蓋的SiO

蝕刻。 ……… 44

圖 3-4 將晶片上的光阻去除，只留下 SiO

。 ………… 45

圖 3-5 使用 KOH 蝕刻後的晶片，並製作出金字塔抗 反射結構。 ……… 45

圖 3-6 金字塔抗反射結構示意圖 ……… 46

圖4-1 未使用KOH蝕刻的晶片。 ……… 48

圖4-2 KOH蝕刻10分鐘，在晶片上大小2個金字塔結

構圖形。 ……… 48

圖4-3 KOH蝕刻10分鐘，在晶片上面積為20 X 20μm

金字塔結構圖形。 ……… 49 圖4-4 KOH蝕刻20分鐘，在晶片上大小2個金字塔結構

圖形。 ……… 49 圖4-5 KOH蝕刻20分鐘，在晶片上面積為20 X 20μm

金字塔結構圖形。 ……… 50 圖4-6 KOH蝕刻30分鐘，在晶片上大小2個金字塔結構

圖形。 ……… 50 圖4-7 KOH蝕刻30分鐘，在晶片上面積為20 X 20μm

金字塔結構圖形。 ……… 51 圖4-8 KOH蝕刻40分鐘，在晶片上大小2個金字塔結構

圖形。 ……… 51 圖4-9 KOH蝕刻40分鐘，在晶片上面積為20 X 20μm

金字塔結構圖形。 ……… 52 圖4-10 不同蝕刻時間和蝕刻率曲線圖。 ……… 53 圖4-11 不同蝕刻時間和蝕刻深度曲線圖。 ……… 53 圖4-12 KOH 40℃蝕刻晶片，得到大小2個金字塔結構

圖形。 ……… 54 圖4-13 KOH 40℃蝕刻晶片，得到面積為20 X 20μm金

字塔結構圖形。 ……… 55

圖4-14 KOH 60℃蝕刻晶片，得到大小2個金字塔結構 圖形。 ……… 55 圖4-15 KOH 60℃蝕刻晶片，得到面積為20 X 20μm金

字塔結構圖形。 ……… 56 圖4-16 KOH 80℃蝕刻晶片，得到大小2個金字塔結構

圖形。 ……… 56 圖4-17 KOH 80℃蝕刻晶片，得到面積為20 X 20μm金

字塔結構圖形。 ……… 57

圖4-18 不同蝕刻溫度和蝕刻率曲線圖。 ……… 58

圖4-19 不同蝕刻液溫度和蝕刻深度曲線圖。 ………… 58

圖6-1 未鍍任何物質（單晶矽） 。……… 61

圖6-2 厚度3000Å的二氧化矽之反射率量測結果。…… 62

圖6-3 厚度6000Å的二氧化矽之反射率量測結果。…… 62

圖6-4 厚度12000Å的二氧化矽之反射率量測結果。 … 63

圖6-5 厚度3000Å的氮化矽之反射率量測結果。……… 64

圖6-6 厚度6000Å的氮化矽之反射率量測結果。……… 64

圖6-7 厚度12000Å的氮化矽之反射率量測結果。 …… 65

第 一 章 緒 論 1.1 前言

自工業革命以來，人類仰賴的石油與煤礦正日益減少，近代更因 工業發展及都市的現代化，使得能源急遽減少，促使全球能源成本的 逐漸提高，根據估計，持續下去到2025 年，全球的燃油成長率會提 高30 ％，電力需求會升高到目前的2.65 倍。如此龐大的能源需求將 會造成傳統能源的莫大壓力。所以開發新能源已經是當務之急。太陽 光能源取之不盡、用之不竭，在發電後更不會有汙染物產生，也防止 全球性的溫室效應，因此使用太陽能發電將是未來最具潛力的新能 源，也是各國未來發展之趨勢。1954年貝爾實驗室開發出太陽電池，

而後數十年間，太陽電池的發展皆以太空用為發展主軸，隨著人造衛 星的發射，太陽電池的市場更是蓬勃發展。1970 年石油危機以及環 境日益汙染，開始人類對地面用太陽電池的重視，太陽電池的成長迅 速，對於未來發展更是潛力無窮。太陽電池在製作之材料上，大體可 區分為晶體矽與化合物半導體兩大類，化合物半導體多為三五族及二 六族之化合物，效率雖然較高，但價格昂貴，於民生上不易普及，適 用於太空發展之應用。矽晶太陽電池的開發為目前市場之主流，其效 率雖然略低，但價格遠低於化合物半導體，以下為矽晶太陽電池於製 作上之特色及優點︰(1)原料豐富︰矽為地球上所蘊藏最豐富之元

素，於原料上取得容易，且價格低廉。(2)製作容易︰隨著我國半導 體工業的發展，積體電路上技術之純熟，太陽電池製作亦為半導體技 術，技術上可互為流通。(3)應力較強︰太陽電池於大面積之太陽能 板需要有足夠之強度。於矽晶太陽電池的材料上，更可細分為單晶矽 太陽電池、多晶矽太陽電池與非晶矽太陽電池。多晶矽太陽電池與非 晶矽太陽電池通常製作於玻璃基板。為求高效率，多晶矽需成長大尺 寸晶粒，但因為在玻璃基板上製程溫度不得太高，使得大尺寸晶粒多 晶矽製作不易，而低溫多晶矽太陽電池製程技術上更加困難。非晶矽 太陽電池在製作上不容易，然而效率極差，且於使用上穩定性不夠，

壽命較短。單晶矽太陽電池製作於矽晶片基板上，類似一般半導體製 造流程，且效率高出多晶矽與非晶矽太陽電池許多，穩定性佳、壽命 長，可使用達20 年之久，但在成本的考量上，單晶矽太陽電池是比 多晶矽與非晶矽太陽電池來得更高。因此，如何發展更高轉換效率與 減少成本考量是非常重要的研究方向。[1]

1.2 研究目的

本研究針對於單晶矽太陽電池製程之表面粗糙化結構與探討 SiO2和Si3N4的2種抗反射層對反射率的改善，由於單晶矽太陽電池製 程較為繁瑣，有許多的製程參數尚需探討，希望未來能夠開發並且研

製地面用之高效率太陽能系統，進一步發展更高效率的太陽電池，以 增加電力供給並減少環境污染，以配合我國推動的能源開發與節約政 策，落實無污染能源的開發，為下一代子孫提供一個乾淨無污染的環 境。

1.3 文獻回顧

1.3.1 蝕刻技術(Etching Technology)

蝕刻是將材料使用化學反應或物理撞擊作用而移除的技術。蝕刻 技術可以分為『濕蝕刻』(wet etching)及『乾蝕刻』(dry etching) 兩類。在濕蝕刻中是使用化學溶液，經由化學反應以達到蝕刻的目 的，而乾蝕刻通常是一種電漿蝕刻(plasma etching)，電漿蝕刻中的 蝕刻的作用，可能是電漿中離子撞擊晶片表面的物理作用，或者可能 是電漿中活性自由基(Radical)與晶片表面原子間的化學反應，甚至 也可能是這兩者的複合作用。在航空、機械、化學工業中，蝕刻技術 廣泛地被使用於減輕重量(Weight Reduction)儀器鑲板，名牌及傳統 加工法難以加工之薄形工件等之加工。在半導體製程上，蝕刻更是不 可或缺的技術。[2-3]

1.3.2 濕蝕刻(Wet etching)

濕蝕刻是將晶片浸沒於適當的化學溶液中，或將化學溶液噴灑至 晶片上，經由溶液與被蝕刻物間的化學反應，來移除薄膜表面的原 子，以達到蝕刻的目的。濕蝕刻三步驟為擴散→反應→ 擴散，如圖 1-1 所示濕 蝕刻進行時，溶液中的反應物首先經由擴散通過停滯的 邊界層(boundary layer)，方能到達晶片的表面，並且發生化學反應 與產生各種生成物。蝕刻的化學反應的生成物為液相或氣相的生成 物，這些生成物再藉由擴散通過邊界層，而溶入主溶液中。就 濕蝕 刻作用而言，對一種特定被蝕刻材料，通常可以找到一種可快速有效 蝕刻，而且不致蝕刻其它材料的『蝕刻劑』(etchant)， 因此，通常 濕蝕刻對不同材料會具有相當高的『選擇性』(selectivity)。然而，

除了結晶方向可能影響蝕刻速率外， 由於化學反應並不會對特定方 向 有 任 何 的 偏 好 ， 所 以 濕 蝕 刻 本 質 上 乃 是 一 種 『 等 向 性 蝕 刻 』 (isotropic etching)。因此濕蝕刻不但會在縱向進行蝕刻， 而且也 會有橫向的蝕刻效果。橫向蝕刻會導致所謂『底切』(undercut)的現 象發生，使得圖形無法精確轉移至晶片。[2-3]

圖 1-1 以濕式法進行薄膜蝕刻時，蝕刻溶液（即反應物）與薄膜所進 行的反應機制。[2-3]

1.3.3 乾蝕刻技術（Dry etching）

乾 蝕 刻 通 常是一種電漿蝕刻(Plasma Etching)， 在電漿蝕 刻中，電漿是一種部分解離的氣體，氣體分子被解離成電子、離子，

以及其它具有高化學活性的各種根種。乾蝕刻最大優點即是『非等向 性蝕刻』(anisotropic etching) 。然而，(自由基Radical)乾蝕刻 的選擇性卻比濕蝕刻來得低，這是因為乾蝕刻的蝕刻機制基本上是一 種物理交互作用；因此離子的撞擊不但可以移除被蝕刻的薄膜， 也 同時會移除光阻罩幕。由於蝕刻作用的不同， 電漿中離子的物理性 轟擊(Physical Bomboard)， 活性自由基(Active Radical)與元件(晶 片)表面原子內的化學反應(Chemical Reaction)， 或是兩者的複合 作用，可分為三大類：

一、物理性蝕刻：(1) 濺擊蝕刻(Sputter Etching) (2) 離子束蝕刻

(Ion Beam Etching) 二、化學性蝕刻： 電漿蝕刻(Plasma Etching)

三、物 理 、化學複合蝕刻： 反應性離子蝕刻(Reactive Ion Etching 簡稱RIE) [2-3]

圖 1-2 濕蝕刻與乾蝕刻的比較圖，圖中(a).蝕刻前、(b).濕蝕刻、

(c).乾蝕刻的剖面圖

1.3.4 反應性離子蝕刻(Reactive Ion Etching )

反應性離子蝕刻兼具非等向性與高蝕刻選擇比等雙重優點，蝕刻 的進行主要靠化學反應來達成，以獲得高選擇比。加入離子轟擊的作 用有二：一是將被蝕刻材質表面的原子鍵結破壞，以加速反應速率。

二是將再沈積於被蝕刻表面的產物或聚合物(Polymer)打掉，以使被

蝕刻表面能再與蝕刻氣體接觸。而非等向性蝕刻的達成，則是靠再沈 積的產物或聚合物， 沈積在蝕刻圖形上， 在表面的沈積物可為離子 打掉，故蝕刻可繼續進行，而在側壁上的沈積物，因未受離子轟擊而 保留下來，阻隔了蝕刻表面與反應氣體的接觸，使得側壁不受蝕刻，

而獲得非等向性蝕刻。應 用乾式蝕刻主要須注意蝕刻速率，均勻度、

選擇比、及蝕刻輪廓等。蝕刻速率越快，則設備產能越快，有助於降 低成本及提升競爭力。蝕刻速率通常可藉由氣體種類、流量、電漿源 及偏壓功率所控制，在其他因素尚可接受的條件下，越快越好。均勻 度是晶片上不同位置的蝕刻率差異的一個指標，較佳的均勻度意謂著 晶圓將有較佳的良率(Yield)，尤其當晶圓從3 吋、4 吋、一直到12 吋，面積越大，均勻度的控制就顯的更加重要。選擇比是蝕刻材料的 蝕刻速率對遮罩或底層蝕刻速率的比值，控制選擇比通常與氣體種類 與比例、電漿或偏壓功率、甚至反應溫度均有關係。至於蝕刻輪廓一 般而言愈接近九十度越佳，除了少數特例，如接觸窗或介層洞

(Contact Window and Via Hole)， 為了使後續金屬濺鍍能有較佳的 階梯覆蓋能力(Step Coverage)， 而故意使其蝕刻輪廓小於九十度。

通常控制蝕刻輪廓可從氣體種類、比例、及偏壓功率來進行。[2-3]

第 二 章 基 礎 理 論

2.1 太陽能電池的原理與製程簡介

太陽能電池的發電能源來自太陽光，而太陽輻射的光譜，主要是以可 見光為中心，波長從 0.3 微米的紫外光，到數微米的紅外光，是主 要的分布範圍。如果換算成光子的能量，則大約為 0.3 到 4 電子伏 特之間。因此能隙(Energy Gap)大小在這個範圍內的材料，像矽材，

會具有比較好的光電轉換效率。利用電位差發電，無電磁波產生。太 陽電池(Solar Cell)是以半導體的製程製作，其發電原理是將太陽光 照射在太陽電池上，使太陽電池吸收太陽光能，透過圖2-1的p型半導 體及n型半導體，使其產生電子(負極)及電洞(正極)，同時分離電子 與電洞而形成電壓降，再經由導線傳輸至負載。簡單的說，太陽光電 的發電原理，是利用太陽電池吸收0.2μm～0.4μm波長的太陽光，將 光能直接轉變成電能輸出的一種發電方式。由於太陽電池產生的電是 直流電，因此若需提供電力給家電用品，或各式電器，則需加裝直/

交流轉換器，將直流電轉換成交流電，才能供電至家庭用電或工業用 電。[4-6]

圖 2-1 太陽能電池發電結構示意圖。

2.1.1 太陽能電池光電轉換基本原理

在 1930 年代發現，電解質電池照光時電流將會增加，證明了光 生電流的現象，一直到 1954 年第一個矽製的太陽電池終於被製造出 來，當時的效率只有 6%。

太陽電池的發電原理，可以用一構造最簡單的單晶矽太陽電池來 說明。所謂的單晶矽，就是指矽原子與矽原子間按照順序規則的排 列。我們知道，矽(Si)的原子序為 14，其電子組態為 1s2 2s2 2p6 3s2 3p2，其中內層的 10 個電子(1s2 2s2 2p6 )，被原子核緊密的束縛著，

而外層的 4 個電子(3s2 3p2 )受到原子核的束縛較小，如果得到足夠 的能量，則可使其脫離原子核的束縛而成為自由電子，矽原子外層的

這四個電子又稱為價電子，而矽的晶體結構是屬於鑽石晶體結構 (diamond crystal structure)，每個矽原子與鄰近的四個矽原子形 成共價鍵，如果我們在純矽之中摻入三價的雜質原子，例如硼原子 (B)，此三價的雜質原子，將取代矽原子的位置，因為硼原子只有三 個價電子可與鄰近的矽原子形成共價鍵，所以在硼原子的周圍會產生 一個空缺，可供電子填補，此一可填補電子的空缺即稱為電洞。電洞 在電學中可視為一可移動且帶正電的載子(carrier)，因為電洞可以 接受一個電子，所以摻入的三價雜質原子又稱為受體(acceptor)，而 一個摻入三價雜質的半導體，即稱為 p 型半導體。

同理，如果我們在純矽之中摻入五價的雜質原子，例如磷原子 (P)，此五價的雜質原子，將取代矽原子的位置，因為磷原子具有五 個價電子，其中的四個價電子分別與鄰近的四個矽原子形成共價鍵，

而多出一個自由電子，該電子為一帶負電的載子，因為五價的雜質原 子可提供一個自由電子，故稱此五價的雜質原子為施體(donor)，而 摻了施體的半導體稱為 n 型半導體。

一般太陽電池是以摻雜少量硼原子的 p 型半導體當作基板 (substrate)，然後再用高溫熱擴散的方法，把濃度略高於硼的磷摻 入 p 型基板內，如此即可形成一 p-n 接面，而 p-n 接面是由帶正電的

施體離子與帶負電的受體離子所組成，在該正、負離子所在的區域 內，存在著一個內建電位(built-in potential)，此內建的電位，可 驅趕在此區域中的可移動載子，故此區域稱之為空乏區(depletion region)。當太陽光照射到一 p-n 結構的半導體時，光子所提供的能 量可能會把半導體中的電子激發出來，產生電子-電洞對，電子與電 洞均會受到內建電位的影響，電洞往電場的方向移動，而電子則往相 反的方向移動。如果我們用導線將此太陽電池與一負載(load)連接起 來，形成一個迴路(loop)，就會有電流流過負載，這就是太陽電池發 電的原理。如圖 2-2 所示。[4-6]

圖2-2 太陽電池發電的原理。

2.1.2 太陽能電池輸出功率：

當太陽電池照光時，p-n二極體內就會有光電流。因為p-n接面的 內建電場方向，是從n型指向p型，因此光子被吸收產生的電子-電洞 對，電子會往n型端跑，而電洞會往p型端跑，因此電子和電洞二者，

形成的光電流會由n型流到p型。因為一般二極體的正電流方向是定義 為由p型流到n型。因此相對於原本的理想二極體，太陽電池照光產生 的光電流乃一負向電流。一般來說，現今市場上所生產的結晶矽太陽 能電池，平均效率只在15%上下(實驗室接近25%，跟學術理論值的29%

非常接近。)，也就是說只能將15%太陽光能，吸收轉換成可用電能，

其中85%就變成毫無用處的熱能。未來必須大幅降低產品成本，也要 提升太陽能發電效能，實現太陽光電池普遍應用的最終目的。[4-6]

100%

100% = ×

×

=

in m m in

m

P V I P

η P ^（2-1）

Pin=太陽光入射功率，

Pm=最大輸出功率，

Im=最大輸出功率電流，

Vm=最大輸出功率電壓，

實際上，太陽電池的電流-電壓關係，並沒有百分之百遵循上述的理 論描述，這是因為光伏特元件本身，存在所謂的串聯電阻(Series

Resistance)，和分流電阻(Shunt Resistance)。所以，太陽電池的 效率，就可以由三個重要參數：開路電壓Voc、短路電流Isc、和填充 係數

FF

in

oc sc

P

V I

FF ⋅ ⋅

η = （2-2）

很明顯的，要提高太陽電池的效率，則要同時增加其開路電壓、短路 電流(亦即光電流)，和填充係數(Filling Factor)(亦即減少串聯電 阻與漏電流)。[4-6]

2.1.3 太陽能電池外型特徵

在目前商品化的太陽能電池中，可分為（1）單結晶矽太陽電池 Singlecrystal（2）多結晶矽太陽電池Polycrstal（3）非結晶矽太 陽電池Amorphous 等三大類，如表2-1所示。目前最成熟的工業生產 製造技術和最大的市場佔有率乃以單晶矽和非晶矽為主的光電板。

[4]

表2.1 各類太陽能電池的優點、缺點、發展方向。

2.2 薄膜沉積(Thin Film Deposition)

薄膜的成長是由外來的原子到達基板表面而開啟序幕，外來的原 子本身帶有一些能量，而藉由基板加熱、紫外光源照射、離子束撞擊 等各種方式，亦可提供額外的能量給到達表面的原子，讓其有足夠的 動能來進行表面擴散，在一連串的物理吸附(凡得瓦爾力)和化學吸附 (鍵結形成)的過程中因能量的失得之間而變換位置，最後或有較大的 機會得以佔入最低能量位置，如此則可降低薄膜內結晶缺陷的數目。

當然，如果到達表面的原子的數目太多，也會阻礙原子在表面的擴散 而有反效果﹔表面擴散的不足，在極端的情況下甚至會使得薄膜形成 非晶構造。另一方面，如果到達表面的原子不斷地獲得能量，那麼脫 附(desorption)的現象會變顯著而使得薄膜厚度跟著變薄。 薄膜成 長機制如圖2-3。圖中首先到達基板的原子必須有縱向運動，原子才 能『吸附』(Adsorption)在基板上。這些原子會在基板表面發生化學 反應形成薄膜。薄膜的構成原子會在基板表面作擴散運動，這個現象 稱為吸附原子的『表面遷徙』(Surface Migration)。當原子彼此相 互碰撞結合而形成的原子團過程，稱為『成核』(Nucleation)。原子 團必須達到一定的大小之後，才能持續不斷穩定成長。因此小原子團 會傾向彼此聚合，以形成一較大的原子團，以調降整體能量。原子團 的不斷成長會形成『核島』(island)。核島之間的縫隙須要填補原子

才能使核島彼此接合而形成整個連續的薄膜。而無法與基板鍵結的原 子，則會由基板表面脫離，成為自由原子，這個步驟稱為原子的『解 離』(desorption)。氣相沉積依形成的基本原理，可以將其區分為物 理氣相沉積(PVD)、化學氣相沉積(CVD)和兼有物理和化學方法的等離 子體化學氣相沉積法(PCVD)等，三大類、二十幾種方法其分類及方 法，如圖2-4 所示。[7-10]

圖 2-3 薄膜沈積機制的示意圖。

圖2-4 氣相沉積法分類。

2.2.1 物理氣相沉積（物理蒸鍍）（PVD）

PVD顧名思義是以物理機制，進行薄膜沉積而不涉及化學反應，

所謂物理機制是物質的相變化現象，如蒸鍍(Evaporation)，蒸鍍源由 固態轉化為氣態，濺鍍（Sputtering），蒸鍍源則由氣態轉化為電漿態。

PVD法係以真空、濺射、離子化、或離子束等法，使純金屬揮發，與

碳化氫、氮氣等氣體作用，在加熱至400~600℃（1~3小時）的工件表 面上，蒸鍍碳化物、氮化物、氧化物、硼化物等，1~10μm厚之微細 粒狀晶薄膜，因其蒸鍍溫度較低，結合性稍差（無擴散結合作用），

且背對金屬蒸發源之工件背部，會產生蒸鍍不良現象。其優點為蒸鍍 溫度較低，適用於經淬火－高溫回火之工、模具。若以低於回火溫度 進行蒸鍍，其變形量極微，可維持高精密度，蒸鍍後不須再加工。表 2.2為各種PVD法的特性比較。

物理氣相沉積(Physical Vapor Deposition，PVD)是今日在半導體 製程中，被廣泛運用於金屬鍍膜的技術。以現今之金屬化製程而言：

舉凡Ti、TiW等所謂的反擴散層(Barrier Layer) ，或是黏合層(Glue Layer)；Al之栓塞(plug)及導線(Interconnects)連接，以及高溫金屬如 WSi、W、Co等，都使用物理氣相沉積法來完成。雖然小尺寸的金屬 沉積，以化學氣相沉積為佳，但物理氣相沉積法在半導體製程上，仍 扮演著舉足輕重的角色。

一般來說，物理氣相沉積法可包含下列三種不同之技術：

(一) 蒸鍍(Evaporation)

(二) 分子束磊晶成長(Molecular Beam Epitaxy，MBE) (三) 濺鍍(Sputter)

表2.2為此三種方法之比較。由於濺鍍可以同時達成極佳的沉積效

率、大尺寸的沉積厚度控制、精確的成份控制，及較低的製造成本。

所以濺鍍是現今矽基半導體工業，唯一採用的方式，而且相信在可預 見的將來，濺鍍也不易被取代。至於蒸鍍及分子束磊晶成長之應用，

現在大約都集中於實驗室，或是化合物半導體工業中。

表2.2 蒸鍍、分子束磊晶及濺鍍三種PVD法之特性比較。

由於濺鍍本身受到濺射原子多方向散射的影響，在接觸洞不易得 到 連 續 且 均 勻 覆 蓋 (Conformal) 的 金 屬 膜 ， 進 而 影 響 填 洞 (Hole Filling)，或插塞(Plug-In)的能力，因此，現在濺鍍技術的重點，

莫 不 著 重 於 改 進 填 洞 時 之 階 梯 覆 蓋 率 (Step Coverage) ， 以 增 加 Ti/TiN反擴散層/黏合層/濕潤層(Wetting Layer)等之厚度。或是發 展鋁栓塞(Al-plug)及平坦化製程(Planarization)，以改善元件製程 時之光阻曝光特性，並簡化製造流程，降低成本等。[11-13]

2.2.2 蒸鍍(Evaporation)原理

蒸鍍是在高真空狀況下，將所要蒸鍍的材料，利用電阻或電子束 加熱，達到熔化溫度，使原子蒸發，到達並附著在基板表面上的一種 鍍膜技術。 在蒸鍍過程中，基板溫度對蒸鍍薄膜的性質，會有很重 要的影響。通常基板也須要適當加熱，使得蒸鍍原子具有足夠的能 量，可以在基板表面自由移動，如此才能形成均勻的薄膜。基板加熱 至150℃以上時，可以使沉積膜與基板間，形成良好的鍵結而不致剝 落。[14-16]

2.2.3 濺鍍(Sputter)的原理

電漿(Plasma)是，藉著在兩個相對應的金屬電極板(Electrodes) 上施以電壓使其間的氣體遭受部份離子化，假如電極板間的氣體分子 濃度在某一特定的區間，電極板表面因離子轟擊(Ion Bombardment) 所產生的二次電子(Secondary Electrons)，在電極板所提供的電場 下，將獲得足夠的能量，而與電極板間的氣體分子，因撞擊而進行所 謂的解離(Dissociation)，離子化(Ionization)，及激發(Excitation) 等反應，而產生離子、原子、原子團(Radicals)，及更多的電子，以 維持電將內各粒子

表2.3 二次電子與氣體分子之撞擊狀況。

圖2-4 顯示一個DC電漿的陰極電板，遭受離子轟擊的情形。脫離 正電極板的帶正電荷離子，在暗區的電場加速下，獲得極高的能量。

當此離子與陰電極產生轟擊之後，基於動量轉換(Momentum Transfer) 的原理，離子轟擊除了會產生二次電子以外，還會把電極板表面的原 子給打擊出來，這個動作，稱之為濺擊。

這些被擊出的電極板原子將進入電漿裡，然後利用諸如擴散 (Diffusion)等的方式，最後傳遞到晶片的表面，並因而沉積。這種利 用電漿獨特的離子轟擊，以動量轉換的原理，在氣相中(Gas Phase)製

1.分子分解 (Molecular Dissociation) ｅ^－+ A₂→A + A + ｅ^－

2.原子電離 (Atomic Ionization) ｅ^－+ A→A⁺+ 2ｅ^－

3.分子電離 (Molecular Dissociation) ｅ^－+ A₂→A₂⁺+ 2ｅ^－

4.原子激發 (Atomic Excitation) ｅ^－+ A→A^*+ ｅ^－

5.分子激發 (Molecular Excitation) ｅ^－+ A₂→A₂^*+ ｅ^－

備沉積元素，以便進行薄膜沉積的PVD技術，稱之為濺鍍(sputtering Deposition)。基於以上的模型，濺鍍的沉積機制，大致上可以區分 為以下幾個步驟：

(1) 電漿內所產生的部份離子，將脫離電漿並往陰極板移動。

(2) 經加速的離子將轟撞(Bombard)陰電極板的表面，除產生二次電 子外，且因此會擊出陰電極板原子。

(3) 被擊出的陰電極板原子，將進入電漿內，且最後傳遞到另一個放 置有晶片的電極板的表面。

(4) 這些被吸附(Adsorded)在晶片表面的吸附原子(Adatoms)，將進 行薄膜的沉積。[17-19]

圖2-5 濺鍍(Sputter)示意圖。

2.2.4 化學氣相沉積(Chemical Vapor Deposition，簡稱 CVD)

CVD是將反應源以氣體形式通入反應腔中，經由氧化，還原或與 基板反應之方式，進行化學反應，其生成物藉內擴散作用，沈積基板 表面上。

CVD法係將金屬氯化物、碳化氫、氮氣等氣體，導入密閉之容器內，

在真空、低壓、電漿等氣氛狀況下，加熱至1000℃附近2~8小時，即 可將所需之碳化物、氮化物、氧化物、硼化物等柱狀晶薄膜，沈積在 工件表面，膜厚約1~30μm，結合性良好（蒸鍍溫度高，有擴散結合 現象），較複雜之形狀及小孔隙都能蒸鍍。

CVD原理

在半導體製程上，CVD反應的可控制環境，包括：溫度、壓力、

氣體的供給方式、流量、氣體混合比，及反應器裝置等等。基本上氣 體傳輸、熱能傳遞及反應進行三方面，亦即反應氣體被導入反應器 中，藉由擴散方式經過邊界層(Boundary Layer)，到達晶片表面，而 由晶片表面提供反應所需的能量，反應氣體就在晶片表面產生化學變 化，生成固體生成物，而沉積在晶片表面。

CVD反應機制

圖2-5 顯示化學氣相沉積的主要機制。其中可以分為下列五個主要步

驟：(a).首先在沉積室中導入反應氣體，以及稀釋用的惰性氣體，構 成的混合氣體，即形成『主氣流』(Mainstream)。(b).主氣流中的反應 氣體原子或分子，往內擴散移動，通過停滯的『邊界層』(Boundary Layer)而到達基板表面。(c).反應氣體原子被『吸附』(adsorbed)在基 板上。(d).吸附原子(Adatoms)在基板表面遷徙，並且產生薄膜成長所 須要的表面化學反應。(e).表面化學反應所產生的氣庇生成物被『吸 解』(Desorbed)，並且往外擴散，通過邊界層而進入主氣流中，並由 沉積室中被排除。

圖2-6 化學氣相沈積的主要機制示意圖。

所以化學氣相沉積的五個主要機制可綜整如下：

(a).導入反應物主氣流 (b).反應物內擴散 (c).原子吸附

(e).生成物外擴散及移除

CVD的種類與比較： 在積體電路製程中，經常使用的CVD技術有：(1).

『大氣壓化學氣相沉積』(Atmospheric Pressure CVD、縮寫APCVD) 系統。(2).『低壓化學氣相沉積』(Low Pressure CVD、縮寫LPCVD) 系統。(3).『電漿輔助化學氣相沉積』(Plasma Enhanced CVD、縮寫 PECVD)系統。表2.4比較上述三種CVD製程的優缺點，並且歸納出CVD 製程在積體電路製程中的各種可能的應用。

表2.4各種CVD製程的優缺點比較及其應用。

製程 優點 缺點 應用

APCVD ^{反應器結構簡單} 沉積速率快 低溫製程

步階覆蓋能力差粒子 污染

低溫氧化物

LPCVD ^高純度

步階覆蓋極佳 可沉積大面積晶片

高溫製程 低沉積速率

高溫氧化物 多晶矽 鎢，矽化鎢 PECVD ^低溫製程

高沉積速率 步階覆蓋性良好

化學污染 粒子污染

低溫絕緣體 鈍化層

電漿輔助化學氣相沉積（PECVD）系統，使用電漿的輔助能量，

使沉積反應溫度得以降低。在PECVD中由於電漿的作用，會有光線的 放射出來，因此又稱為『輝光放射』(Glow Discharge)系統。圖2-6是一 個PECVD系統的結構示意圖，圖中沉積室通常是由上下兩片鋁板，以 及鋁或玻璃的腔壁所構成。腔體內有上下兩塊鋁製電極，晶片則是放 置於下面的電極基板之上。電極基板則是由電阻絲或燈泡加熱至100

℃至400℃之間。當在二個電極板間外加一個13.56 MHz的『射頻』

(Radio Frequency，縮寫RF)電壓時，在二個電極之間，會有輝光放射 的現象。工作氣體則是由沈積室外緣處導入，並且作徑向流動，通過 輝光放射區域，而在沉積室中央處，由真空幫浦加以排出。

PECVD的沉積原理，與一般的CVD之間並沒有太大的差異。電漿中的反 應物，是化學活性較高的離子或自由基，而且基板表面受到離子的撞 擊，也會使得化學活性提高。這兩項因素都可促進基板表面的化學反 應速率，因此PECVD在較低的溫度即可沉積薄膜。在積體電路製程中，

PECVD通常是用來沉積SiO₂ 與Si₃N₄ 等介電質薄膜。PECVD的主要優點 是具有較低的沉積溫度；而PECVD的缺點則是產量低，容易會有微粒 的污染。而且薄膜中常含有大量的氫原子。[17-19]

圖2-7 電漿輔助化學氣相沉積系統結構示意圖。

2.3 微影製程原理

微影(Photolithigraphy)可說是半導體製程和微機電製程中舉 足輕重的步驟之一，凡是與結構、圖案相關的，如：各薄膜圖案、雜 質區域均由微影步驟所決定。

微影製程原理: 在晶片上覆蓋ㄧ層感光材料，來自光源的平行光 經過光罩，打在感光材料上，光罩上的圖案將使入射光反射，使透過 光罩的光束也具備與光罩相同的圖案，進一步使晶片上的感光材料進 行選擇性的感光。於是光罩上的圖案便完整的傳遞到晶片的感光材料 上 ﹔ 此 步 驟 即 所 謂 的 曝 光 (Exposure) 。 曝 光 之 後 再 經 過 (Development)，就如同洗相片一般，光罩上的圖案則成功的轉移至 感光材料上。

微影基本製程是由三大步驟所構成: 感光材料覆蓋、曝光與顯 影，但為加強圖案轉移之精確性與可靠性，整各製程還包括去水烘烤 (Dehydration Bake)、塗底(Priming) 、軟烤(Soft Bake) 與硬烤 (Hard Bake)等。使得微影製程的複雜性明顯提升，每一道製程都顯 得相當重要。每一項製程都有著牽一髮則動全身的重要性，關係著整 個微影製程的成敗。[20-21]

2.3.1 感光材料(光阻)之簡介

感光材料:即所謂的光阻，光阻由以下三種不同成分混合而成。

（1） 樹脂(Resin): 作為黏合劑(Binder) 。

（2）感光劑(Sensitizer):是光活性(Photoactivity compound, PAC) 極強的化合物，其與樹酯內的含量相當。

（3）溶劑(Solvent): 樹酯與感光劑一起溶在溶劑裡，使光阻能以液 態形式存在。

光阻主要分為兩種:

（1） 正光阻(Positive Photoresist):

正光阻本身難溶於顯影劑，但遇到光則會解離成溶於顯影劑之 結構。

（2） 負光阻(Negative Photoresist):

負光阻遇到光會產生鏈結(crosslinkage)，使遇光的光阻結構加 強而不溶於顯影劑，負光阻在顯影時，顯影液會侵入已鏈結之分 子內，使負光阻之體積增加，或稱為泡脹(swelling)，導致顯影 後的圖案與光罩上的圖案誤差增加，所以負光阻較不適合小於 3um以下之製程技術。正負光阻微影製程之差別，如圖2-7：

圖2-8 正負光阻微影製程示意圖。

正光阻液進行感光、水解與顯影之化學反應式，如圖2-8：

圖2-9 正光阻液進行感光、水解與顯影之化學反應式示意圖。

光阻優劣之相關因素：

（1） 感光能力:

光阻內PAC的活性很高， 若使光阻暴露於光或熱的環境下， 都 可能使PAC發生解離， 因而影響其光阻之感光能力。

（2）附著性(Adhesion)

（2） 抗蝕刻性(Etch Resistance):

不良的附著性與抗蝕刻性，會使光阻底下的薄膜進行選擇性蝕 刻時，發生圖案轉移之誤差或失敗

（3） 解析度(Resolution):

不良之解析度將使製程精密度受限，通常光阻厚度愈薄，解析 度愈好﹔但若以光阻的抗蝕刻性之觀點來，則希望光阻厚度厚 一點，所以光阻的厚度必須視製程應用所需來控制厚度，通常 依需求不同約在數千Å到幾um之間。[20-21]

2.3.2 塗底(Priming)

（1） 清洗:將晶片表面清洗乾淨，以免有particle造成光阻附著性變 差。

（2）去水烘烤(Dehydration Bake):去水烘烤目的為去除晶片表面水 分子，溫度多為100°C ~200°C。

（2） 塗底(Priming): 塗底目的是提升光阻和晶片表面的附著性，一 般常用HMDS (Hexametihyldisilazne)，下圖顯示HMDS與SiO2

表面鍵結之情形，及加溫後之結構；藉由適當的塗底，晶片表 面的表面能(surfaceenergy)可被調到與光阻表面能相當的程 度，故可以增加光阻對晶片表面的附著力。[20-21]

圖2-10 HMDS反應分子式。

2.3.3 光阻覆蓋(PR Coating)

光阻覆蓋是在晶片表面覆蓋一層厚度均勻、附著性強之光阻；目 前幾乎所有光阻塗佈皆以旋轉塗蓋(Spin coating)來進行，如圖2-10 所示。光阻厚度除與光阻液黏性有關外，也受旋轉器的轉動速度影 響，其與旋轉轉速平方根成反比。[20-21]

圖2-11 旋轉塗蓋光阻方式。

2.3.4 光阻軟烤(Soft Bake)

光阻軟烤(Soft Bake)或稱曝光前烘烤(Pre-Exposure Bake)，主 要是將晶片上的光阻溶劑從光阻裡驅除，使光阻由原本液態經軟烤 後，變成固態的薄膜，並增加光阻之附著力。軟烤之主要參數為溫度 與時間，溫度與時間的控制會影響光阻的固化結果，更會影響後續曝 光與顯影之結果。軟烤溫度太低或時間不夠會導致光阻附著力差、精 確性差、顯影過度。若是軟烤溫度太高或時間太長會發生附著力因光 阻變脆而降低、光阻對光的敏感度變差而造成顯影困難。

軟烤方式:

（1）烤箱(Oven):利用熱空氣對流(Convention)

（4） 加熱板(Hot Plate):利用熱傳導(Conduction) [20-21]

2.3.5 曝光技術

曝 光 是 以 光 為 媒 介 進 行 光 罩 圖 案 轉 移 ， 通 常 是 以 汞 弧 燈 管 (Mercury Arc Lamp)所產生的紫外光(UV light)作為執行曝光之光 源，目前常見的光源波長: g-line (436nm)、I-line(365nm) 、DUV (248nm)，微影曝光技術上，曝光機所提供的解析度與光源波長λ之 關係式:

解析度= R = K1* λ / NA

（2-3）

K1 : 與光阻材料及製程相關的一個常數

NA; 曝光機鏡片系統的數值孔隙(Numerical Aperture)之數值，由上 方程式，可了解使用的光源波長愈短，則解析能力就愈小。

曝光的目的主要是光阻吸收適當的能量，以便進行光轉換，經過 顯影的光阻才能成功的將圖案轉移至晶片上。控制曝光能量(mJ/cm2) 的主要因素為: 曝光光源的強度(Intensity,mW/cm2)與曝光時間。曝 光能量與微影製程各個步驟條件有相關: 光阻厚度、軟烤程度、顯影 條件、顯影後線寬之容許誤差。

曝光技術主要有下列幾種:

（1）接觸式(Contact)：解析度最佳，但光罩易磨損。

（3） 近接式(Proximity)：光罩與晶片有10-20μm 之間隙，無晶片 磨損困擾，工業界大多採用此法。

（4） 投影法(Projection)：光罩與晶片間有數公分距離，利用透鏡 將光罩上之圖案縮小，聚焦後將影像投射至晶片上。

（5） 步進機(Stepper): 由投影式演進的重複且步進(Step and Repeat)，光罩圖案比例比要轉移圖案大， 目前較常見為4:1 或5:1，Stepper優點為所要轉移的縮小圖案之解析度較好。

（6） 不需光罩之直寫法：不需光罩，直接將圖形寫於覆有光阻之晶 片上，其光源有電子束、聚焦離子束與雷射光等。[20-21]

圖 2-12 曝光技術的方式。

2.3.6 曝光後烘烤(Post Exposure Bake)

象，當曝光進行時，沒有被光阻吸收的光會透過光阻到晶片表面，因 而反射而與入射的光波產生建設性與破壞性干涉，則行程所謂的駐 波。駐波會導致光阻線寬的改變，解決駐波現象，則在曝光後增加一 道烘烤之步驟，通常溫度會比軟烤高。[20-21]

2.3.7 顯影(Development)

為避免曝光後光阻因其他的副反應而改變化學結構經曝光後的 光阻，應盡速進行顯影，以正光阻來說，顯影的目的是將晶片表面經 曝光的光阻層，溶解再鹼性溶液中。控制顯影的主要條件: 顯影時 間、顯影劑濃度、溫度，顯影方式可分為：

商業上: 噴灑/混拌(Spray/Puddle) 實驗室: 浸泡式

[20-21]

2.3.8 硬烤(Hard Bake)

硬烤: 藉著降低光阻內的溶劑含量，除了強化光阻對晶片表面 的附著力，可以幫助光阻對後續製程，如蝕刻與離子佈植的阻擋能 力，使其製程選擇性(selectivity)增加，主要操作條件: 溫度與時 間，通常硬烤溫度比前面軟烤或曝光後烘烤還高。較高的硬烤溫度表 示光阻溶劑含量少，相對的，最後要去光組織困難度也增加; 溫度若 太高，反而會使光阻的附著性因累積太多的拉伸硬力而降低，故溫度 必須適量的控制。[20-21]

2.4 使用設備簡介

本實驗所使用的製程設備，與量測儀器，多是一般半體製程所使 用，如電將蝕刻機、高密度電漿化學氣相沉積、高溫烤箱、電將蝕刻 機、人工對準機………等；以下為其設備作簡單的介紹：

2.4.1 電漿輔助化學氣相沉積(PECVD)

在半導體製程上，CVD反應的環境，包括：溫度、壓力、氣體的 供給方式、流量、氣體混合比及反應器裝置等等。基本上氣體傳輸、

熱能傳遞及反應進行三方面，亦即反應氣體被導入反應器中，藉由擴 散方式經過邊界層(Boundary Layer)到達晶片表面，而由晶片表面提供 反應所需的能量，反應氣體就在晶片表面產生化學變化，生成固體生 成物，而沈積在晶片表面。

PECVD的沈積原理與一般的CVD之間，並沒有太大的差異。電漿 中的反應物，是化學活性較高的離子或自由基，而且基板表面受到離 子的撞擊，也會使得化學活性提高。這兩項因素都可促進基板表面的 化學反應速率，因此PECVD在較低的溫度即可沈積薄膜。在積體電路 製程中，PECVD通常是用來沈積SiO₂ ，與Si₃N₄ 等介電質薄膜。PECVD 的主要優點是，具有較低的沈積溫度；而PECVD的缺點則是產量低，

容易會有微粒的污染，而且薄膜中常含有大量的氫原子。

圖2-13 電漿輔助化學氣相沉積。

2.4.2 可控溫烤箱（Oven）

用於電漿蝕刻前的晶片硬烤，避免晶片上的光阻經過電漿蝕刻後 焦黑烤箱上方連接抽氣管，可將待燒結物體的廢棄物抽去

圖2-14 可控溫烤箱（Oven）。

2.4.3 自動化光阻塗佈及顯影系統(TRACK)

主要功能為曝光前將光阻劑塗佈於晶圓表面的處理及曝光後 的顯影流程，可將光罩上的圖案精準的轉移到阻劑，以利後續如蝕 刻、離子植入等製程的進行

圖2-15 自動化光阻塗佈及顯影系統(TRACK)。

2.4.4 微影曝光機

原理：所謂的光微影術，簡單的說就是希望將設計好的線路圖 形，完整且精確地複製到晶圓上。半導體廠首先需將設計好的圖形，

製作成光罩（photo mask），應用光學成像的原理，將圖形投影至晶

過透鏡，而呈像在晶圓表面。

晶圓表面事先需經清潔處理，再塗抹上類似底片功能的感光化學物 質，稱為光阻劑 (photo resist)。通過光罩及透鏡的光線，會與光 阻劑產生反應，通常稱此步驟為曝光。

圖2-16 I-LINE-STEPPER微影曝光機。

2.4.5 TEL TE5000 氧化矽乾式蝕刻機儀器簡介

利用乾式蝕刻之非等向特性製作特定形狀之圖樣，使用此機台 將光罩開窗區裡，不需要的二氧化矽去除

圖2-17 TEL TE5000 氧化矽乾式蝕刻機。

2.4.6 後段製程化學清洗蝕刻機

主要功能為藉由不同化學品(無機酸鹼液)之化學反應來去除 晶片表面之污染物如Particle, Organic impurity, Metal ions, Native oxide 與 Photoresist removal 與各種不同金屬之蝕刻及 reclaim (metal removal, ex: Cu, Co, Ni, Ta, Al-Si-Cu…)。

圖2-18 後段製程化學清洗蝕刻機。

2.4.7 電子顯微鏡

掃描式電子顯微鏡電子槍產生電子束後，經過電子光學系統，使 電子束縮小，再照射試片表面，而激發二次電子，這些二次電子被偵 測器偵測後，再經由訊號處理放大送到CRT，即可看到表面型態。

圖 2 - 1 9 場 發 射 電 子 顯 微 鏡 。

2.4.8 UV-vis-紫外-可見光光譜儀

圖2-19

首先先不要放樣品，讓光源直接打在空氣，做為背景。之後再放入試 片，藉由試片所吸收之光光能量，與直接打在空氣之能量吸收值相比

較，便可律定樣本中之待測物透光率，也可以將它轉換為反射率及吸 收率。

圖2-20 UV-vis-紫外-可見光光譜儀。

2.4.9 可控溫烤盤（Hot Plate）

可使用於加熱於氫氧化鉀蝕刻液，以提高蝕刻單晶矽晶圓的速率

第三章 金字塔抗反射結構製作實驗方法

3.1 金字塔抗反射結構設計製作流程

製作金字塔抗反射結構步驟：

一、準備P-type 晶格為100的5吋單晶矽基材

二、以PECVD在晶片上製作6000Å的SiO₂，當做KOH蝕刻晶片的MASK 三、將晶片作為微影製程（使用PAD的光罩），此步驟是為了蝕刻晶

片上不需要的SiO₂

四、將晶片送入烤箱（150℃）硬烤

五、使用電漿蝕刻機將晶片上無光阻的地方蝕刻，直到晶片上無光阻 覆蓋的SiO₂清除完畢

六、使用化學清洗蝕刻機，將晶片上所有的光阻去除

七、將晶片再放入裝有1％濃度KOH的燒杯，並加熱至不同溫度，以及 不同浸泡時間，以觀察晶片的蝕刻率狀況

八、晶片經過KOH蝕刻後,再以離子水清除晶片上的KOH，便可製作出 金字塔抗反射結構，最小的尺寸有20×20μm面積的結構

圖3-1 在晶片上以PECVD沉積6000 Å的SiO₂

圖3-2 在晶片上再覆蓋一層3900 Å的光阻₂

圖3-3 將沒有光阻覆蓋的SiO 蝕刻

P-type Si

6000 Å 的 SiO₂

P-type Si

6000 Å 的 SiO₂ 3900 Å 的光阻

P-type Si

PR

SiO

圖3-4 將晶片上的光阻去除，只留下SiO₂

圖3-5 使用KOH蝕刻後的晶片，並製作出金字塔抗 反射結構。

P-type Si

SiO

P-type Si

SiO

3.2 金字塔抗反射結構蝕刻深度和蝕刻率計算方式

圖3-6 金字塔抗反射結構示意圖

l＝蝕刻深度 k＝斜面長度

l＝k × Sinα

（3-1）

Er ＝蝕刻率（Etching Rate）

＝蝕刻深度÷時間（μm/min）

（3-2）

第四章 金字塔抗反射結構實驗結果

4.1 不同蝕刻時間製程參數之表面型態比較 4.1.1 不同蝕刻時間下之金字塔抗反射結構圖形

於不同時間下來觀察蝕刻後，金字塔的表面型態，製定參數如下：

1. 蝕刻液KOH的濃度：1﹪

2. 反應溫度：80℃

3. 反應時間：10分、20分、30分、40分

實驗結果，如圖4-2~4-3所示，以蝕刻時間最短的10分鐘來看，

已經有明顯的金字塔結構出現，但晶格方向111的斜面積和角度都還 不明顯，接著在圖4-4~4-9所示，就可以發現晶片愈長時間的蝕刻，

金字塔結構就愈完整。

圖4-1未使用KOH蝕刻的晶片。

圖4-2 KOH蝕刻10分鐘，在晶片上大小2個金字塔結構圖形。

圖4-3 KOH蝕刻10分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。

圖4-4 KOH蝕刻20分鐘，在晶片上大小2個金字塔結構圖形。

圖4-5 KOH蝕刻20分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。

圖4-6 KOH蝕刻30分鐘，在晶片上大小2個金字塔結構圖形。

圖4-7 KOH蝕刻30分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。

圖4-8 KOH蝕刻40分鐘，在晶片上大小2個金字塔結構圖形。

圖4-9 KOH蝕刻40分鐘，在晶片上面積為20 X 20μm金字塔結構圖形。

4.1.2 不同蝕刻時間下之蝕刻深度和蝕刻率

根據蝕刻深度公式（3-1）、蝕刻率公式（3-2）和圖4-1~4-9 可得到蝕刻後的斜面長度（k）來計算出以下的蝕刻深度、蝕刻率。

表4-1 不同蝕刻時間下的蝕刻深度和蝕刻率量測值。

1﹪KOH蝕刻時間

（min）

蝕刻深度（μm） 蝕刻率（μm/min）

40 4.896 0.1244 30 3.672 0.1244 20 3.264 0.1632

10

圖4-10 不同蝕刻時間和蝕刻率曲線圖。

圖4-11不同蝕刻時間和蝕刻深度曲線圖。

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2

0 10 20 30 40 50

蝕刻率（μ m/min）

橫軸:蝕刻時 間(min) 縱軸:蝕刻率(μm/min)

0 1 2 3 4 5 6

0 10 20 30 40 50

蝕刻深度（μm）

橫軸:蝕刻時間(min) 縱軸:蝕刻深度(μm)

4.2 不同蝕刻溫度下製程參數之表面型態比較 4.2.1 不同蝕刻溫度下之金字塔抗反射結構圖形

於不同溫度下來觀察蝕刻後，金字塔的表面型態，製定參數如下：

1. 蝕刻液KOH的濃度：1﹪

2. 反應時間：20分

3. 反應溫度：40、60、80℃

在1﹪濃度KOH和一樣蝕刻時間為20分裏，我們將晶片以40℃、

60℃、80℃等不同溫度的KOH蝕刻下，實驗結果如圖4-12~4-17所示，

KOH在40℃晶片幾乎看不出有金字塔結構，而隨者溫度加熱到80℃，

就可以很完整製作出金塔塔結構。

圖4-13 KOH 40℃蝕刻晶片，得到面積為20 X 20μm金字塔結構圖形。

圖4-14 KOH 60℃蝕刻晶片，得到大小2個金字塔結構圖形。

圖4-15 KOH 60℃蝕刻晶片，得到面積為20 X 20μm金字塔結構圖形。

圖4-17 KOH 80℃蝕刻晶片，得到面積為20 X 20μm金字塔結構圖形。

4.2.2 不同蝕刻時間下之蝕刻深度和蝕刻率

根據蝕刻深度公式（3-1）、蝕刻率公式（3-2）和圖4-12~4-17 可得到蝕刻後的斜面長度（k）來計算出以下的蝕刻深度、蝕刻率。

表4-2 不同蝕刻溫度下的蝕刻深度和蝕刻率量測值。

1﹪KOH蝕刻溫度

（℃ ）

蝕刻深度（μm ） 蝕刻率（μm/min）

40 0 0

60 2.720 0.1244 80 3.264 0.1632

圖4-18 不同蝕刻溫度和蝕刻率曲線圖。

圖4-19 不同蝕刻液溫度和蝕刻深度曲線圖。

0 0.05 0.1 0.15 0.2

40 50 60 70 80 90

蝕刻率（μ m/min）

橫軸:蝕刻溫 度(℃) 縱軸:蝕刻率(μ

m/min)

0 0.5 1 1.5 2 2.5 3 3.5

40 50 60 70 80 90

蝕刻深度（μm）

縱軸:蝕刻深度(μm)

橫軸:蝕刻溫 度(℃)

第五章 抗反射層薄膜製作參數

5.1 PECVD沉積的二氧化矽的製程參數

表5.1 PECVD沉積的二氧化矽的製程參數 二氧化矽（SiO₂）

沉積厚度（Å）

3000 6000 12000

基板溫度（℃） 280 300 320

沉積時間（min） 10 20 30

電漿功率（KW） 1.4 1.8 2

工作壓力（mtorr） 1000 1600 2000

O₂（sccm） 220 220 220

N2（sccm） 220 220 220

5.2 PECVD沉積的氮化矽的製程參數

表5.2 PECVD沉積的氮化矽的製程參數 氮化矽（Si₃N4）

沉積厚度（Å）

3000 6000 12000

基板溫度 270 290 310

沉積時間（min） 10 20 30

電漿功率（KW） 1.6 2 2.2

工作壓力

（mtorr）

1000 1600 2000

SiH₄（sccm） 100 160 200

N2（sccm） 70 80 80

NH₃ 80 90 90

第六章 抗反射層薄膜實驗結果

6.1 不同厚度的二氧化矽（SiO

）抗反射層之反射率量測比 較

如圖6-1所示晶片未鍍任何物質，其反射率是100﹪，由圖6-2~6-4 所示，厚度12000Å在波長300~600nm裏，最低反射率約在30~40，厚度 6000Å時最低反射率約在20~10，而厚度3000Å時最低反射率約在10以 下，所以

SiO

Wavel ength (nm )

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-1 未鍍任何物質（單晶矽）。

Wavelength (nm )

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-2 厚度3000Å的二氧化矽之反射率量測結果。

Wavel ength (nm )

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-3 厚度6000Å的二氧化矽之反射率量測結果。

Wavelength (nm)

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-4 厚度12000Å的二氧化矽之反射率量測結果。

6.2 不同厚度的氮化矽（ Si

N

）抗反射層之反射率量測

由圖6-5~6-7所示，Si3N4厚度12000Å在波長300~600nm裏，最低 反射率約在30~80，厚度6000Å時最低反射率約在10~20，而厚度3000Å 時最低反射率約在10~20，但是Si3N4 3000Å厚度還是比

SiO

Wavel ength (nm )

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-5 厚度3000Å的氮化矽之反射率量測結果。

Wavel ength (nm )

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-6 厚度6000Å的氮化矽之反射率量測結果。

Wavel ength (nm )

% Reflectance

200 300 400 500 600 700 800

0 10 20 30 40 50 60 70 80 90 100

圖6-7 厚度12000Å的氮化矽之反射率量測結果。