第四章 腦電波量測電路
4.7 可調增益放大器(PGA)
腦電波訊號經由儀表放大器之後會在將訊號進一步利用可調增益放大器 將訊號放大，由於腦電波訊號已經被儀表放大器放大過，因此在可調增益放 大器的部份只需考量使用簡單的二級運算放大器來構成，而在這裡仍然使用 PMOS 當作輸入級。電路架構如圖 4-15 所示。
圖4-15 P-type 運算放大器
可調增益放大器接成非反向式，如圖 4-16，其中R2為 450kΩ的內建電 阻，R1是外部可調電阻，藉由調整R1的值來改變放大倍率。
圖4-16 非反向式可調放大器
選擇R1=1kΩ，模擬輸入波為共模電壓 50mV, 差動振幅 100μV, 頻率 50Hz，輸出波形如圖 4-17。而圖 4-18 秀出的是腦電波量測前端放大電路的 頻率響應。
圖4-17 共模電壓 50mV, 差動振幅 100μV, 頻率 50Hz 的輸入與輸出波形
圖4-18 腦電波量測前端放大電路頻率響應
4.7 結論
本章提及了電流平衡式儀表放大器的設計原理還有設計上的考量還有 模擬結果，從模擬結果可以發現電流平衡式儀表放大器可以在使用最少的外 部被動元件，達成低功率損耗、低雜訊以及高共模拒斥比。表 4-3 列出本電 路的特性。表 4-2 是運算放大器的特性表。
增益 65dB Current 3.8247μA
Phase Margin 75 頻寬(3dB) 4.3341k
Gain Margin 7.472dB Slew Rate 5.3015E+06 表 4-2 運算放大器的特性表
腦電波量測電路特性表
工作電壓 ±1.5V
操作電壓容忍範圍 1.333~3V
外接電容 2.88μF+0.1μF
外接電阻 1kΩ
電流消耗 44.8485 μW
工作電壓範圍 1.333 ~ 3V 以上 輸出偏差(output offset) 1.1472m 共輸入範圍 -850 mV ~ 900 mV
輸入參考雜訊 0.54166μVrms (0.1Hz~150Hz) 製程 TSMC 0.18μ CMOS 1P6M
晶片面積 200μm×400μm
增益(Max)(@R1=1kΩ) 70 dB 頻寬(Bandwidth) 0.1Hz~150Hz
表 4-3 腦電波量測電路特性表
第五章 布局驗證與結語
5.1 布局驗證
電路經過佈局前模擬的設計之後，接下來進行佈局驗證，本電路將利用 TSMC 0.18μ1P6M 提供的製程以 Laker 程式做佈局，並做最後的 RC extraction 以得到最後的電路 netlist 來做 layout-post 模擬，以確保本電路可以 經由下線之後得到正確的電路工作。如同第三章提到的，電流平衡式儀表放 大器的共模拒斥比表現不受電阻匹配的影響，然而輸入電晶體的匹配以及電 流鏡和主動負載的匹配對於這種架構仍是重要的影響因素，因此在佈局方面 需以共質心為考量來使得電路的兩端對稱。下面小節針對佈局的分項做說 明。
5.2 電容佈局
電容在電路裡是相當重要的被動元件，在運算放大器裡需要電容作為補 償。因此，除了合適的電容值之外，佈局還必需考慮到雜散電容的分佈與對 稱性。電容在製作時，最主要的誤差來自於過度蝕刻(Over-etching)與氧化層 厚度變異(Oxide-thickness variation)[22][23]。
過度蝕刻造成實際上面積小於光罩所定義的面積，如果電容上下極板的 區域因過度蝕刻而變小，導致電容值並非預期，不僅電路運作產生誤差，電 容對稱性也受到極不良的影響，因此在外圍加上填充單元(Dummy Cell)是一 種減少電容彼此之間不匹配的技術，如圖5-1。
此外，氧化層(兩平行板間的介電質)的厚度也是影響電容值的一個參 數，若氧化層的厚度不一，每個電容的電容值都會有些微差別。如同過度蝕 刻，這在對稱考量上也不是樂於見到的，故在電容的分佈上將採用共質心的 佈局方式，平均厚度變異，抵補製程參梯度現象，獲得較佳的對稱性(圖 5-2)。
圖5-1 包含填充單元的電容佈局
圖5-3 是一個電容值為 250fF 的單位電容，上極板與下極板分別是 Metal 6 和 Metal 5。由四個單位電容並聯組成一個電容值為 1pF 的電容，其中周圍 的是填充單元，完整的 1pF 電容如圖 5-4。
圖5-3 250fF 的單位電容
圖5-4 包含填充單元的 1pF 電容
5.3 電阻佈局
圖5-5 是電阻值為 1kΩ的單位電阻
圖5-5 電阻值為 1kΩ的單位電阻
圖5-6 佈局示意圖(單一通道)
圖5-7 完整的電路佈局(單一通道)
如圖5-6 與 5-7 是整體電路的佈局示意圖和完整電路佈局，面積約為 200 μm×400μm，包含一個電容值為 1pF 的電容與三個電阻值分別是 510kΩ、
10.6kΩ和 1kΩ的電阻。
圖5-8 是包含四個通道與輸入輸出 pad 的晶片佈局。
圖5-8 晶片佈局
5.4 佈局後模擬驗證
佈局的結果經由Calibre 的做 DRC 與 LVS 之後，再利用 Calibre LPE 做 RC extraction，接下來針對佈局後模擬觀察頻率響應的情況，並且將溫度變 化的狀況考慮在內，如圖 5-9。可以從波形中發現增益一樣隨著溫度增加而 降低了一點，這點可以經由可調增益放大器來補償。
0℃ 7.0 6.71 60℃
圖5-9 不同溫度變化下的佈局後模擬頻率響應圖
再來觀察輸入波與輸出波的波形，輸入波分別是共模電壓 100mV 頻率 15Hz 和 30Hz，弦波振幅 100μV，如圖 5-10，圖 5-11。
圖5-10 共模電壓 100mV 頻率 15Hz 弦波振幅 100μV 的輸入與輸出波
圖5-11 共模電壓 100mV 頻率 30Hz 弦波振幅 100μV 的輸入與輸出波
接下來觀察輸入波12Hz 的輸出情況。圖 5-12 和圖 5-13 分別是儀表放大 器的輸出和整體放大電路的輸出。
圖5-12 共模電壓 100mV 頻率 12Hz 弦波振幅 100μV 的輸入與輸出波
下圖是整體電路在溫度變化下(0~60)的頻率響應圖。
圖5-14 溫度變化下的整體電路頻率響應
5.4 操作電壓改變與溫度變化情況下的模擬
接著觀察電路在操作變壓改變情況之下的頻率響應。圖 5-15 和圖 5-16 分別是操作電壓在±1.35V 和±2V 的模擬情況。
圖5-16 操作電壓±2V 下的頻率響應(溫度變化︰0~60)
5.6 結語
電路設計經由佈局驗證與佈局後模擬的結果可發現，本電路的設計確實 可以經由下線製造而得到工作正常的晶片。期待這顆晶片未來可以經由和微 機電技術製造的針狀乾式電極整合還有後端的訊號處理電路的接合完成一個 完整的腦波量測電路，進而為腦科學做出一番貢獻。
參考文獻
[1] M. Teplan, “Fundamentals of EEG measurement,” Measurement Science Review, volume 2, section 2, 2002.
[2] N. V. Thakor, “Biopotentials and Electrophysiology Measurement”, J.H. School of Medicine, 1999
[3] J.G. Webster, “Medical Instrumentation Application and Design”, 3rd ed., John Wiley and Sons, Inc., 1998
[4] Mark Wessel, “Pioneer Research into Brain Computer Interfaces,” Delft University of Technology, 28 March 2006.
[5] Smith, E.J., “Introduction to EEG”, 2000
[6] T. Togawa, T. Tamura, P.A. Oberg, “Biomedical Transducers and Instruments”, CRC Press LCC, 1997
[7] M.J. Burke, D.T. Gleeson, ”A micropower dry electrode ECG preamplifier”, IEEE
Transactions on Biomedical Engineering, vol.47, No.2, 2000
[8] 張志瑋, “以微機電技術製造應用於腦電波量測之針狀乾式電極,” 國立交通大 學電機與控制工程研究所碩士論文, July 2005.
[9] Thomas Kugelstadt, “Getting the most out of your instrumentation amplifier design,” Analog Applications Journal, Texas Instruments Incorporated, 4Q 2005.
[10] James Karki, “Signal Conditioning Wheatstone Resistive Bridge Sensors,” Mixed Signal Products, Texas Instruments, 1999.
[11] K. A. Ng and P. K. Chan, “A CMOS Analog Front-End IC for Portable EEG/ECG Monitoring Applications,” IEEE transactions on circuits and systems-I: regular papers, vol. 52,No. 11,November 2005.
[12] Yiqian Ying, “Chopper Stabilized Amplifiers,” term paper, Department of ECE, University of Toronto, Nov.12, 2001.
[13] B. Wilson, “Universal conveyor instrumentation amplifier,” Electron. Letter., vol.
Electron. Letter., vol.25, pp.228-230, 1989.
[15] R. Martins, S. Selberherr, and F. A. Vaz, “A CMOS IC for portable EEG Acquisition Systems,” IEEE Trans. On Inst. And Meas., vol. 47, issue 5, pp.
1191-1196, Oct. 1998.
[16] David A. Johns, Ken Martin, “Analog Integrated circuit design,” John Wiley &
Sons, 1997.
[17] A. B. Grebene, “Bipolar and MOS Analog Integrated Circuit Design,” New York:
John Wiley & Sons, 1984.
[18] Paulo Augusto Dal Fabbro and Carlos A. dos Reis Filho, “An Integrated CMOS Instrumentation Amplifier with Improved CMRR,” Proceeding of the 15th Symposium on Integrated Circuits and Systems Design, 2002 IEEE.
[19] C. ALDEA, J. SABADELL, S. CELMA and P. A. MARTINEZ, “Optimized Design for the High-swing Cascode Mirror,” Proceedings of Circuits and Systems, Page(s):233 – 236
[20] Honglei Wu and Yong-ping Xu, “A low-voltage low-noise CMOS instrumentation amplifier for portable medical monitoring systems,” Page(s):295 – 298,EEE-NEWCAS Conference, 19-22 June 2005.
[21] R. F. Yazicioglu, P. Merken and C. Van Hoof, “Integrated low-power 24-channel EEG front-end,” Electronics letters vol.41 No.8, 14th April 2005
[22] Behzad Razavi, “Design of analog CMOS Integrated Circuits,” McGraw Hill, 2001.
[23] Paul R.Gray, Paul J.Hurst, Stephen H.Lewis, and Robert G.Meyer, “Analysis And Design Of Analog Integrated Circuits,” John Wiley & Sons, INC., 2001
[24] Refet Firat Yazicioglo, Patrick Merken, Chris Van Hoof, “Effect of Electrode Offset On the CMRR of the Current Balancing Instrumentation Amplifiers,” Research in Microelectronics and Electronics, Volume: 1, page(s): 35- 38 vol.1, 2005