第三章 儀表放大器
3.3 截波穩定微分差動放大器(Chopper-stabilized Differential Difference
除了典型的 3OIA 之外，另外一個被提出適用於低電壓、低雜訊以及高 共模拒斥比的架構叫做微分差動放大器(DDA)，一個正端輸入的 DDA 如圖 3-3 所示。
這個架構的好處是儀表放大器的增益只需要一個主動放大器加上兩個 電阻來設定，並且在這樣的設計中，共模拒斥比只會受到輸入端的不匹配 影響。電阻R1和R2的不匹配只會影響到增益，並不像 3OIA那樣會因為電阻 的不匹配而使共模拒斥比有嚴重的降低。輸入與輸出的關係式如式3-1。
) 1 (
1 2 +
⋅
= R
V R
Vout in (3-1)
圖3-3 非反向微分差動放大器
在這樣的架構下，為了降低輸入端不匹配的影響，加入截波穩定技術 (Chopper-Stabilized technology)可以實現同時得到高共模拒斥比、低輸入偏差 以及低flicker 雜訊。其中雜訊可以經由調變器來提高到較高頻的頻段然後再 經由低通濾波器將雜訊濾掉，截波穩定技術運作的概念如圖3-4 所示[12]。
圖3-4 CHSDDA 概念圖[12]
次的調變回到原本的基頻因而保留訊號並且把雜訊給濾掉。接下來介紹整個 CHSDDA的方塊圖，圖 3-5[11]。
圖3-5 CHSDDA 方塊圖[11]
圖3-5 中顯示出兩組差動輸入訊號同時被調變並且經由轉導器(trans- conductance cell)轉成電流訊號，電流訊號接著會相加然後轉回電壓訊號。最 後再經由後端輸出的調變器將電壓訊號調變回基頻的頻段。然而此時電路中 的非理想參數如從輸入端產生的直流偏差(dc offset)或是 flicker 雜訊都會經 由後段的調變器被調變到較高的頻率，最後再經過一個低通濾波器把被調變 到高頻的雜訊給濾除。
圖3-6 截波切換器和非相位重疊的時脈訊號[11]
的輸入時脈訊號ψ1和ψ2，而其頻率通常選擇在 10k Hz作為截 波頻率 (chopping frequency)。在[11]的設計中，最後端的低通濾波器的截止頻率在
2
1
f
chop則可以將被調變到較高頻的雜訊給濾除掉。但是和其他架構相比，電 路還另外多了調變器需要的時脈訊號，增加了設計的複雜度以及電流的消 耗。這個電路會造成系統另外的雜訊來影響到原本的訊號並且需要較多的外 部被動元件，因而使得整個量測系統的體積與重量皆上升。接下來利用圖 3-7[11]概述這個架構的原理。圖3-7 CHSDDA 詳細電路圖[11]
每個DDA輸入端包含了一個CMOS截波切換電路(Chopping Switch Network)和由M1-M2組成的轉導級(trans-conductance stage)將電壓訊號轉成電 流訊號。而截波切換電路分別將兩組差動輸入訊號調變到截波頻率。接下來 流經M7和M8的差動電流會經由主動負載(M11-M12)轉成電壓訊號，並且主動
大電路(M13-M19)作為最後的增益級和輸出緩衝。為了使flicker雜訊的影響減 低，電晶體(M1-M4)都使用PMOS當作輸入級。