1. 台灣 IC 製造業者製程微縮能力與 ITRS 之比較
比較表 11 與表 12，國際半導體協會(ITRS)對於半導體微影技術的規劃與國 內目前技術比較可知，台灣 IC 製造業中的 DRAM 業者製程微縮技術落後 ITRS 技 術藍圖，亦落後於目前技術領先國的製程，主要是由於台灣 DRAM 業者的技術來 源多源於國外大廠的授權，而自身的研發能量相對較弱所致。但台灣晶圓代工業
的元件微縮能力與 ITRS 技術藍圖相當，台積電及聯電在部分半導體製程領域甚 至有領先的趨勢，台灣晶圓代工業者的技術水準在國際半導體市場極具競爭力，
相對地也顯現在其營業獲利上。
表 表表
表 11 ITRS半導體微影技術規劃半導體微影技術規劃半導體微影技術規劃半導體微影技術規劃
YEAR OF PRODUCTION 07 08 09 10 11 12 13 14 15 DRAM stagger-contacted Metal 1 (M1)
½ Pitch (nm) 65 57 50 45 40 36 32 28 25
MPU/ASIC stagger-contacted Metal 1
(M1)½ Pitch (nm) 68 59 52 45 40 36 32 28 25 Flash Uncontacted Poly Si ½ Pitch (nm) 54 45 40 36 32 28 25 23 20 MPU Printed Gate Length (nm) 42 38 34 30 27 24 21 19 17 MPU Physical Gate Length (nm) 25 23 20 18 16 14 13 11 10 資料來源：ITRS Executive Summary 2007
表表表
表 12 台灣與全球台灣與全球台灣與全球台灣與全球IC製程技術能力比較製程技術能力比較製程技術能力比較製程技術能力比較 項目項目項目
項目 台灣技術水準台灣技術水準台灣技術水準台灣技術水準
(Pitch) 其他技術領先國其他技術領先國 其他技術領先國其他技術領先國 領先技術水準領先技術水準領先技術水準領先技術水準 (Pitch) CMOS (logic) 40 nm 美、日 45 nm COMS (RF) 0.13μm 歐、美 0.13μm BiCMOS 0.35μm 美、日、歐 0.25μm Bipolar 0.6μm 美、日、歐 0.35μm GaAs MESFET 0.5μm 美、日 0.5μm GaAs HBT 1.0μm 美、日 1.0μm
資料來源：ITRI IEK 2008
2. 台灣晶圓代工業者製程技術之開發概況
雖然 O-S-D (Opto, Sensors, and Power Discretes)產品不斷成長，邏輯 IC 仍是數 位世界的核心元件(圖 13)，其型態包括了微處理器(MPU)、微控制器(MCU)、特 殊應用 IC(ASIC)、可程式邏輯元件(PLD)、以及一般的標準應用 IC(ASSP)等；而 不同的邏輯 IC 也有其不同的發展方向，特別像 MPU 與 ASIC 大多用於較先進或
圖 圖圖
圖 13 2008 年年年年IC產品種類比例產品種類比例產品種類比例產品種類比例
資料來源：IC Insights, 2008
依產品而言，台灣目前共有台積電、聯電、世界先進、漢磊、敦南及元隆等 晶圓廠，但後三者共兩座五吋、四座六吋晶圓廠，均屬較舊技術、產能亦小，主 要產品顯然於其他三家有所區隔。世界先進目前製程技術在 0.13 微米，今(2009) 年可以投片生產的 12 吋晶圓廠則為 90 奈米製程，但與台積電、聯電仍有一段製 程技術差距；聯電目前十座晶圓廠中，有三座 12 吋晶圓廠，已使用 65 奈米製 程；台積電八座晶圓廠中，亦有三座 12 吋晶圓廠，兩座採 65 奈米製程，更有一 座製程推進到 45 奈米。從規模或技術領先度而言，探討目前台灣晶圓代工之技術 發展，聯電及台積電兩家公司可作為代表。
(1) 台積電台積電台積電 台積電
2008 年台積電研發支出約達新台幣 215 億元，在先進邏輯電晶體、嵌入式記 憶體元件和銅導線／低介電材料等新技術上加速開發，並領先推出 45/40 奈米量產 製程技術並成功展示 32 奈米金屬閘極製程技術的製造能力。繼 2007 年第三季推 出 45 奈米低耗電（Low Power）製程技術後，亦將在 2009 年第四季，推出使用先 進的 193 奈米浸潤式曝光顯影（Immersion Lithography）、強化效能的應變矽
（StrainedSilicon）以及金屬導線間的超低介電層（Low-k）等製程的高效能（N40G）
和低耗電（N40LP）的 40 奈米製程技術，並通過產品驗證(表 13)。
台積電亦製造出全球首顆 40 奈米可編程邏輯閘陣列（FPGA）及高速串列器
／解串列器（Serdes）晶片、成功示範第一個最先進的 32 奈米製程、能同時支援 類比及數位積體電路的 32/28 奈米高介電層／金屬閘製程技術。
光罩技術是中極為重要的一環。台積公司自身擁有先進的光罩製造技術，並 利用此一優勢，開發出最佳化的增強曝光顯影解析度的技術，包括光學鄰近效應 修正功能（Optical Proximity Correction, OPC）、次解析度輔助（Subresolution Assist）
以及相位移光罩（Phase Shift Mask）等。相關的先進曝光顯影技術及設備，支持 著 45/40 奈米製程研發和生產製造使用，並使台積電邁入 28 奈米製程技術、促成 22 奈米製程運算微影技術（Computational Lithography Techniques, CLT）的開發。
表 表
表表 13 台積電台積電 45 奈米製程產品分類台積電台積電 奈米製程產品分類奈米製程產品分類 奈米製程產品分類
資料來源：tsmc 公開資料
而針對各應用領域，台積電亦擁入開發矽鍺雙載子互補金屬氧化物半導體射 頻技術（Silicon Germanium BiCMOS RF Technology）、混合訊號／射頻技術之化 金屬—氧化物—金屬建模陣列（Modeling Array）應用於 40 奈米、45 奈米、65 奈 米及 90 奈米金屬—氧化物—金屬建模中， 電源 IC 用雙極－互補金屬氧化半導 體，LED 驅動晶片之雙重擴散金屬氧化半導體（BCD）技術，面板驅動的 013 32V 技術，具備背面照度（Backside Illumination, BSI）技術的高性能 0.11 微米 4T 互補 金屬氧化物半導體影像感應處理器製程，彩色影像（Color Backside Illumination Image）製程，汽車應用產品所提供的 0.18 微米嵌入式快閃記憶體技術。2008 公 司在智財權上 5 件美國專利、224 件台灣專利、231 件中國大陸專利，還有其他多 項來自世界各地之專利。
(2) 聯電聯電聯電 聯電
2008 年聯電研發支出約達新台幣 82 億元。聯電在 2005 年為第一個為客戶產 出 65 奈米產品的晶圓專工公司，其產品及分類架橋如圖 14、圖 15 所示。聯電在 55SP 製程（將 L65 尺寸縮小至 90％），也成功的通過了驗證階段。預期會幫助客 戶的 65 奈米產品移轉至 55 奈米生產，除了提供更具競爭力的成本誘因以進一步 地延展其產品的生命週期之外，更提昇了元件的密度和性能。除了在製造外，聯 電於將各種系統單晶片（SoC）所需製程納入現有的 CMOS 相容的製程，包括加
圖 圖
圖圖 14 聯電聯電 65 奈米製程產品分類聯電聯電 奈米製程產品分類奈米製程產品分類 奈米製程產品分類
資料來源：UMC 公開資料
圖圖
圖圖 15 聯電聯電 65 奈米製程產品應用分類聯電聯電 奈米製程產品應用分類奈米製程產品應用分類 奈米製程產品應用分類
資料來源：UMC 公開資料
在 45 奈米製程，同時引進新的材料和製程模組。45 奈米合併使用了複雜的 浸潤式微影術製程技術於重要層和最新的電晶體性能提昇技術，包括：超淺接合 與遷移率增強技術，嵌入矽鍺源/汲極製程，雙應力襯墊，以及超低介電係數介電 材料（K=2.5）。聯電已經成功交付內含小於 0.26 平方微米靜態隨機存取記憶體
（SRAM）單元且通過功能驗證的樣品給客戶做產品驗證。此外，進行聯電 40SP 製程（將 L45 尺寸縮小至 90%，圖 16）。
聯電發展的嵌入式六晶體靜態存取式記憶體（embedded 6T-SRAM）作為系統 單晶片（SoC）產品記憶體解決方案，為 65 奈米及 45 奈米製程世代之標準 SoC 解決方案的一部份，良率已提昇至成熟製程的水準（>90%）；45 奈米低功率製程 的開發已進入產品認證，且為 40 奈米標準性能製程進行中。
圖 圖
圖圖 16 聯華電子聯華電子聯華電子聯華電子 40SP製程製程製程製程邏輯邏輯邏輯邏輯／／／／混合信號元件混合信號元件混合信號元件混合信號元件
資料來源：UMC 公開資料
顯示器驅動器高壓製程的開發上，0.162 微米高壓製程目前已在量產階段，並 試產 0.135 微米/0.13 微米高壓晶片，而且更先進的 0.11 微米/90 奈米世代也正在 開發中。此外，各式各樣功率管理驅動器（PMIC）的需求也授與超高壓（高於 600 伏特）製程成功通過生產驗證之保證，以及適用於發光二極體（LED）、音響擴 大 器 、 直 流 交 流 轉 換 器 和 馬 達 驅 動 器 等 等 特 殊 應 用 且 具 不 同 電 壓
（20V/30V/40V/60V）的各種 0.18 微米 PMIC。互補式金氧半導體影像感測器
（CIS）技術則達 0.13 微米製程，亦已完成含鋁導線後段製程的 0.11 微米世代 CIS 製程開發，使得兼具低成本與高解析度的含數位相機之行動電話成為可能。
而為了 32 奈米及更先進製程先期技術的開發，聯電正積極探索更尖端解析度 增強技術（RETs）的同時，浸潤式微影技術的真正極限也不斷地受到挑戰。尋求 新的先進 CMOS 元件設計亦導出多重閘極場效電晶體（MuGFETs）和各種的遷移 率改善結構。這些創新的元件正在為 32 奈米及更先進製程進行先期開發中。
圖圖圖
圖 17 聯電製程技術發展概況聯電製程技術發展概況聯電製程技術發展概況聯電製程技術發展概況
資料來源：UMC 公開資料
就兩家公司整體而言，台積電與聯電在製程上均達、甚至是在全球領先水準，
而近幾年台積電的技術發展及落實於產品線之實績，又勝聯電一籌。