35
36
佈局放寬實驗
(1)佈局放寬後之平均延遲時間 : 10.405psec ; 重要面積縮小率百分比 : 100%
(2)佈局放寬實驗結果及佈局圖如圖 5.2 XNOR 放寬原始標準元件圖
圖 5.2 XNOR 放寬原始標準元件圖 佈局縮小及考慮時間限制實驗
(1)佈局縮小及考慮時間限制後之限制/平均延遲時間: 8psec/8.065psec; 重要面積縮 小率百分比:45%
(2)佈局放寬實驗結果及佈局圖如圖 5.3 XNOR 縮小放寬後標準元件圖
圖 5.3 XNOR 縮小放寬後標準元件圖
37
在與實驗一相同實驗步驟下，對其他標準元件做完實驗，並將實驗結果計錄如下:
Total delay
Org_L
CA RDN
rate
Total Delay,
DeCMP. Aft.
CA RDN
rate
Max.Delay
Total Delay,
CMP. Aft.
CA RDN
rate
INV 1.5 0% 2.38 100% 2 2.015 60%
NOR 8.83 0% 16.315 100% 12 12.34 50%
NAND 6.66 0% 15.185 100% 12 12.17 18%
BUF 26.45 0% 20.73 100% 20 20.73 100%
XNOR 6.29 0% 10.405 100% 8 8.065 45%
MUX 34.025 0% 32.8 100% 32 32.8 100%
Unit : ps
*Org_L : Original layout
*CA RDN Rate : Critical Area Reduction Rate
*DeCMP. Aft. : De-compaction after
*Max.Delay : User define delay
*CMP. Aft. : Compaction after
38
實驗二 : 假設微小顆粒直徑為 6um，輸入 XNOR 標準元件，做佈局放寬及縮小實驗後，
的佈局之平均延遲時間及重要面積縮小率百分比。
原始佈局實驗
(1)計算佈局之平均延遲時間 : 6.29psec; 重要面積縮小率百分比 : 0%
(2)原始佈局實驗結果及佈局圖如圖 5.4 XNOR 原始標準元件(6um)圖
圖 5.4 XNOR 原始標準元件(6um)圖 佈局放寬實驗
(1)佈局放寬後之平均延遲時間 : 15.83psec ; 重要面積縮小率百分比 : 100%
(2)佈局放寬實驗結果及佈局圖如圖 5.5 XNOR 放寬原始標準元件(6um)圖 1
圖 5.5 XNOR 放寬原始標準元件(6um)圖 1
39
(3)將佈局放寬實驗結果及佈局圖，再利用軟體做佈局的調整如圖 5.6 XNOR 放寬原始標 準元件(6um)圖 2
圖 5.6 XNOR 放寬原始標準元件(6um)圖 2 佈局縮小及考慮時間限制實驗
(1)佈局縮小及考慮時間限制後之限制/平均延遲時間: 8psec/8.21psec; 重要面積縮 小率百分比: 51.3%
(2)佈局放寬實驗結果及佈局圖如圖 5.7 XNOR 縮小放寬後標準元件(6um)圖
圖 5.7 XNOR 縮小放寬後標準元件(6um)圖
40
在與實驗二相同實驗步驟下，對其他標準元件做完實驗，並將實驗結果計錄如下:
Total delay
Org_L
CA RDN
rate
Total Delay,
DeCMP. Aft.
CA RDN
rate
Max.Delay
Total Delay,
CMP. Aft.
CA RDN
rate
INV 1.5 0% 3.45 100% 2 2.02 63.75%
NOR 8.83 0% 28.685 100% 16 16.3 56.67%
NAND 6.66 0% 25.595 100% 16 16.005 32%
BUF 26.45 0% 21.885 100% 21 21.885 100%
XNOR 6.29 0% 15.83 100% 8 8.21 51.3%
Unit : ps
*Org_L : Original layout
*CA RDN Rate : Critical Area Reduction Rate
*DeCMP. Aft. : De-compaction after
*Max.Delay : User define delay
*CMP. Aft. : Compaction after
由實驗一,二結果及數據來看，先放寬佈局確實可以得到重要面積最小化，而之後 再依照時間的限制，縮小佈局，也能達到我們預期的延遲時間。
緩衝器及多工器，在放寬佈局後，延遲時間是縮小的，所以它們應該就不需要再做 縮小佈局的動作。
在做微小顆粒直徑為 4um 時，由於 Metal1, Metal2 都已經是 4um，所以就不會需 要被放寬。而在做微小顆粒直徑為 6um 時，就會對 Metal1, Metal2, Poly 做處理。
另外在最佳化線寬(Optimal Width)，由於在實際執行後發現，都落在 2.8um 以內，
所以在放寬佈局後，線寬會大於 2.8um(4, 6um)，這個功能就應該不會執行了。
41
實驗三 : 我們將實驗一的結果，以重要面積縮小率與延遲時間及標準元件大小做比 較，列出曲線圖如，圖 5.8 延遲時間與重要面積縮小率比較(4um) 圖及圖 5.9 標準元 件大小與重要面積縮小率比較(4um) 圖。
圖 5.8 延遲時間與重要面積縮小率比較(4um)圖
圖 5.9 標準元件大小與重要面積縮小率比較(4um)圖
42
實驗四 : 考慮重要面積與標準元件良率之估算。
在考慮重要面積與標準元件良率之間的關聯，我們提出簡單標準元件良率估算的方 法來做估算。
而我們使用的方法，是將標準元件的面積及重要面積變化的面積，來做估算列出計 算式如下 :
在將重要面積分成水平及垂直線段計算式會為 :
依上述方法來做估算，對所由標準元件做微小顆粒直徑為 4um 實驗，並將實驗結果計錄 如下:
Org.L.
Size
Org.L.C
A Value
Org.L.
Yield
DeCMP.L.
Size
DeCMP.L.CA
Value
DeCMP.L.
Yield
Improve
Yield
INV 1260 140 88.9% 1400 0 100% 11.1%
NOR 1820 280 84.6% 2240 0 100% 15.4%
NAND 1820 280 84.6% 2240 0 100% 15.4%
BUF 1820 252 86.2% 2170 16 99.3% 13.1%
MUX 3780 848 77.6% 4620 97 97.9% 10.3%
XNOR 3220 777 75.9% 4200 173 95.9% 10.0%
Total Layout Area – Total CA Yield = ______________________________________
Total Layout Area
Total Layout Area – Horizontal_CA –Vertical_CA Yield = _____________________________________________________________
Total Layout Area
43 Unit : um x um
*Org. L. Size : Original Standard Cell Layout Size
* Org.L.CA Size : Original Standard Cell Layout’s CA Size
* Org.L. Yield : Yield of Original Standard Cell Layout
* DeCMP.L. Size : Standard Cell Layout Size after Decompacted(Vertical Wire CA=0)
* DeCMP.L.CA Size : Standard Cell Layout’s CA Size after Decompacted(Vertical Wire CA=0)
由上述實驗結果，在我們提出簡單標準元件良率估算的方法來做估算後，在重要面 積為零的條件下，可增加 10~15% 標準元件良率的提升。
44