VCSEL 磊晶結構

第三章半導體製程及特性量測

3.1 VCSEL 磊晶結構

本實驗所採用的晶片是由歐洲IQE公司以金屬有機化學氣相沉積

(MOCVD)方式所成長的VCSEL 結構， Layer1 是GaAs 基板，Layer2~5 是 N-type DBR;成長34對Al_0.9Ga_0.1As/Al_0.12Ga_0.88As，Layer6~9 是共振腔的一部分，Layer10~12 是無掺雜的量子井結構，Layer13~16 是共振腔的一部份包含氧化層結構， Layer17~22 是 P-type DBR; 成長 22 對 Al_0.9Ga_0.1As/Al_0.12Ga_0.88As，Layer23是歐姆接觸(Ohmic contact)層。

表三 IQE IEGENS-7-20 晶片之詳細資料 Materials Specifications for AlGaAs/GaAs VCSEL- 3" 2600

3.2 發光孔徑設計

日本Furukawa 等人[33]予 2004 年發表了以三角形為基礎結構的高功率單模態VCSEL。其結果顯示花型單模態是由同相位的多模態所構成，並且在遠場成一個高斯分佈，圖3-1 顯示此元件遠場模態分布及測量結果顯示同相的花型多模態有高電流密度。其花型即類似此論文中所設計的花瓣發光孔徑陣列的概念，如圖3-2。

(a)

(b) (c)

圖3-1 Furukawa 所設計高功率單模態 VCSEL(a)元件尺寸及結構圖(b)近場圖(c)遠場圖(黃色及紅色區塊分別為三角形及氧化區域的光強度)

6.15μm

發光孔徑

5.51μm 擴散區域

圖3-2 擴散元件之花瓣狀發光孔徑圖形

2001 年由中央大學研究發現發光孔徑為 5μm 時，其結果顯示 threshold 為0.8ｍＡ，模態抑制比例可達 40dB，圖 3-3[34] [35] [36]，因而在此論文中以此孔徑尺吋設計了如圖3-4 之三圓形的矩陣幾何圖形，來增加光取出效率並且和花瓣型出光結果作對照。

(a)

(c)

(b)

圖3-3 National Taiwan University所設計單模態VCSEL(a)元件結構圖(b)出光孔徑5μm之L-I curve(c) ) 出光孔徑5μm之頻譜圖

發光孔徑 5μm

擴散區域

圖3-4 擴散元件之三圓形發光孔徑圖形

3.3 製程

a. VCSEL 磊晶片 spin (被覆) HMDS(hexamethyldisilazane，六甲基乙矽銨) 3500 rpm，20秒，以增強光阻對SiO₂的黏著力

b.旋塗AZ5214E正光阻4000 rpm，20 秒，120℃軟拷1分20 秒以去除光

阻水分，之後利用曝光機Qutel-7000機台對準後曝光98 mW/cm²，曝光完以AZ-300顯影液顯影約55秒。圖3-6為示意圖。

Active Region N-DBR

Substrate

SiO₂ PR mask

P-DBR

圖3-6 旋塗光阻定義出擴散區域示意圖 3. 蝕刻SiO₂

利用反應性離子蝕刻系統(Reactive Ion Etch，RIE)，去除定義之外的區域，如圖3-7 所示乾蝕刻暴露出來的SiO₂完的圖形。

SiO2

P-DBR

Active Region N-DBR

Substrate Dry etching

PR mask

圖3-8 RIE蝕刻SiO2完的實際圖形 4. 以丙酮去除晶片上的光阻

5. 封管製程

a.將晶片與Zn3As2 擴散源一併置入石英管中。

b.以機械幫浦將石英管粗抽至10^-3 Torr 後，之後再同時由擴散幫浦 (Diffusion Pump)細抽至10^-6 Torr 等級。

c.以氫氧焰如圖3-9 將石英管封閉並旋斷以維持真空度。

Zn3As2 wafer

the quartz tube

Use H

+O

flame to seal

To vacuum system

圖3-9 以氫氧焰封管示意

6. 擴散製程

將密封好之石英管放入高溫爐中推至爐心於600℃下擴散10及15分鐘，

圖3-10為其示意圖。ECV分析結果如圖3-11、3-12 各約1μm、1.4μm 的擴散深度。

Zn Diffusion / 600℃

SiO2

Active Region

Substrate P-DBR

N-DBR

圖3-10 鋅擴散之示意圖

圖3-11 ECV所量測鋅擴散10分鐘之深度

圖3-12 ECV所量測鋅擴散15分鐘之深度

7. 破真空與清洗

擴散完畢，將含有晶片與Zn₃As₂ 的石英管自高溫爐中取出，以D.I water cooling石英管冷卻致室溫後，以尖嘴鉗小心的將石英管夾破，取出晶片以丙酮、去離子水清洗。

3.3.3 濕氧化製程

1. 使用電漿輔助化學氣相沉積系統(Plasma enhanced chemical vapor

deposition，PECVD)沉積一層2000Å 的Si₃N₄，示意圖如圖3-13 所示。

Active Region

Substrate P-DBR

Si₃N₄

N-DBR

圖3-13 成長Si₃N₄ 介電層示意圖 2. 曝光顯影製程製作出水氧化所需之遮罩

a. 將磊晶片spin (被覆) AZ5214E正光阻，經1分20秒軟烤去除光阻水份，

以 Qutel-7000曝光機曝光98 mW/cm2，使用AZ-300 顯影液顯影 55秒。

b. 在顯微鏡下檢視磊晶片上之光阻是否顯影完全，若未顯影完全，則再

氮氣吹乾。

c. 重覆步驟b步驟直至顯影完全。

3. 蝕刻Si₃N₄

將 VCSEL 磊晶片置於反應性離子蝕刻系統(Reactive Ion Etch，RIE)，以 蝕刻Si₃N₄薄膜，以IR終點偵測器(End Point Detection)監控蝕刻終點

(2000Å)。

Dry etching

Active Region

Substrate P-DBR

Si

N

N-DBR

圖3-14 RIE蝕刻Si3N4 示意圖 4. 以溼蝕刻產生凸台(mesa)

將 VCSEL 磊晶片置於 K₂Cr₂O₇ : HBr : CH3COOH(4:3:4)溶液中蝕刻致超過主動層，深度約 4.5μm、時間約 1 分 15 秒，再將磊晶片置入 α-step 進行深度測量，若深度未達則繼續蝕刻直到 4.5μm ，最後以 DI water 清洗，再以氮氣吹乾。

Wet etching

Active Region

Si

N

P-DBR

Substrate N-DBR

圖3-15 蝕刻GaAs 半導體部分示意圖

圖3-16 經過111 蝕刻之上視圖照片 5. 水蒸氣進行橫向氧化Al_0.98Ga_0.02As 層製程：

a. 爐溫設定為 410℃、將水注滿加熱瓶中，待水煮沸(100℃)後使通入 N₂氣體(1L/MIN)，並讓爐管穩定 1hr 以上，讓氧化爐管內水汽達到穩定飽和始開始氧化

b. 將 VCSEL 磊晶片置於氧化爐管，先至於爐口 54cm 處遇熱 2min，

此區溫度約200℃

c. 待 2min 後將晶片推入爐管中央(105cm)均溫區處，此均溫區有 30cm 長，此區爐溫平均410±1℃

d. 晶片在爐管中央(105cm)均溫處約氧化 40 分鐘。

e. 待氧化時間到後，隨即關掉 N₂氣體並將晶片拉出至爐口54cm 處遇冷2min，此區溫度約 200℃。

f. 將晶片置於有 IR 光源之 OM 下觀察氧化時間與孔徑之關係如圖 3-18。示意圖如圖 3-17 所示。

Active Region

Si

N

Oxide layer P-DBR

Substrate N-DBR

圖3-17 選擇性橫向氧化侷限製程示意圖

40 45 50 55 60 65 70 去除氧化後之晶片Si₃N₄薄膜，以IR終點偵測器(End Point Detection)監控蝕刻終點(2000Å)。

2. PECVD成長SiO₂

使用電漿輔助化學氣相沉積系統(Plasma enhanced chemical vapor deposition，PECVD)沉積一層 3000Å 的 SiO₂。

3. 曝光顯影製程製作出開窗所需之圖形

經 Hot plant 軟烤 105C、時間為 1 分 30 秒以去除水分。

b.以紫外光(UV365nm)曝光機對準曝光 flux 為 78 mW/cm2，以 AZ-300 顯影液顯影1 分鐘，然後置入 DI water 清洗，再以氮氣吹乾。

4. RIE蝕刻SiO₂

將 VCSEL 磊晶片置於反應性離子蝕刻系統(Reactive Ion Etch，RIE)，以去除氧化後之晶片SiO₂薄膜，以IR終點偵測器(End Point Detection)監控蝕刻終點(3000Å)，如圖3-19乾蝕刻暴露出來的SiO₂。

.

將晶片以稀釋的HCl(HCl：H₂O=1：20)去除p區之氧化層。

7.

以濺鍍設備(Sputtering System )蒸鍍Ti/Pt/Au (500Å /500Å / 5000Å)金屬。

8.以丙酮做Lift-off，完成p-type 金屬電極。

9. Annealing (退火)

將蒸鍍金屬及 lift-off 之 VCSEL 磊晶片置於RTA爐中 annealing 410C 30秒，形成 p-type ohmic contact。如圖3-20所示。

Active Region P metal

P-DBR

Substrate

SiO

Oxide layer

N-DBR

圖3-20 蒸鍍p-type 電極示意圖

3.3.5 製作 n-type 電極以及金屬回火

.

^晶片研磨

將 VCSEL 晶片置入研磨機，將原本厚度 650m 研磨至 250m (5um Al₂O₃/40 rpm)以降低電阻。

a. 將 VCSEL 晶片置入稀鹽酸水(HCl：H₂O=1：4) 清洗 30 秒，再以 DI water 洗淨

b.置入 Thermal 蒸鍍機，蒸鍍 AuGeNi/Au (1,800/4,000 Å)。

3. Annealing (退火)

將 VCSEL 磊晶片置於 RTA 爐中 annealing 380C 30 秒，形成 n-type

ohmic contact。如圖 3-21 所示。

Substrate P-DBR

Active Region P metal

SiO

Oxide layer

N-DBR

N metal

圖3-21 蒸鍍N-type 電極示意圖

4.

完整的氧化合併鋅擴散元件圖形照片如圖3-22 所示。

(a) 三圓形 (b) 花瓣形

圖3-22氧化型合併鋅擴散VCSEL元件(a)三圓形 (b)花瓣形

3.4 特性量測

3.4.1 L-I-V Curve 與光譜量測

置晶片於工作平台上，使用電腦來控制所有儀器的運作，包含量測與實驗數據的紀錄，以Keithley 238作為連續電流源，此電流源也可相對量測電流的電壓，量測雷射輸出的功率是經由積分球再送至Newport Model 1835-c來輸出訊號，最後經由電腦來控制量測可得精確的L-I-V Curve。

頻譜的量測類似電流對電壓（ L-I）的量測系統，只是再多加上多模態光纖，此多模態光纖架在元件的發光窗口上，並把雷射光導入頻譜分析儀，

總量測系統如圖3-23所示。

3.5.2 近場模態測量

置晶片於工作平台上，以Keithley 238電流源透過探針輸入電流至晶片，待VCSEL 元件操作後，所激發的雷射光束會投影於屏幕上，由CCD 透過電腦即可擷取近場模態的影像，測系統如圖3-24所示。

圖3-24 近場投影量測系統

第四章結果與討論

為了能夠分析元件的特性，圖4-2 是元件幾何圖形以及幾何尺寸的介紹。我們的元件氧化孔徑(aperture)分別為7.5μm 及11μm，而臺座的大小為43μm。氧化孔徑的目的是侷限電流，而單純氧化型的元件則是同時做為光的侷限以及電流侷限。由圖4-2可以發現，在較大的氧化孔徑會有較小的操作電阻，那是因為較大的氧化孔徑會有較大的面積電流可以留過，

而由方程式4-1 發現，有較大的面積會有較小的電阻。

_R= ^A (4-1)



4.1.2 輸出光功率對電流(L-I)曲線

我們看到圖4-2 為光功率對電流之曲線。氧化型元件依孔徑不同可得臨限電流為1.6 mA (7.5μm)、2.7mA (11μm)，飽和功率約分別3.0mW及 4.3mW，因此發現小的氧化孔徑始雖有低的臨界電流，但飽和電流卻也相對的低，從注入電流密度來討論的話發現；因為孔徑增大，相對的在主要發光層產生lasing 的面積也因為孔徑增大而增大，若對要達到lasing 的條件而言，需要一定的注入電流密度才能到達載子分佈反轉的話，那麼面積增大所造成的影響必然是增加臨界電流。

圖4-2 L-I 特性曲線

L ig h t O u tp u t P ow er (mW

0

圖4-3 氧化孔徑7μm 相對頻譜圖

圖4-4 氧化孔徑11μm 相對頻譜圖

840 841 842 843 844 845 846 847 848 849 -74

844 845 846 847 848 849 850 851 852 853 -72

4.2 氧化型合併鋅擴散 VCSEL 量測結果

0

(a)三圓形

Light Output Power (mW)

1.5

Light Output Power (mW)

Injection Current (mA)

擴散圖形三圓形花瓣形單一模態（single fundamental mode），其中邊模抑制率（SMSR）約為30dB，

。這可以證明，鋅擴散深度深能有效的抑制多模(multimode)的出現。

圖4-7 三圓形鋅擴散圖形合併氧化元件之相對頻譜圖 (a)1μm (b) 1.4μm

841 842 843 844 845 846 847 848 849 850 -70

844 845 846 847 848 849 850 851 852 853 854 -75

圖4-8顯示出氧化型合併花瓣形鋅擴散圖形VCSEL之頻譜圖，可以看見

844 845 846 847 848 849 850 851 852 853 -70

-60 -50 -40

844 845 846 847 848 849 850 851 852 853 854 -70

4-2-4 近場（Near field）模態

在近場（Near field）模態中我們取擴散1.4μm元件作分析可以發現，

以鋅擴散之孔徑來控制發光區域的模態效果，可以發現三圓形VCSE從低電流至高電流操作下（1mA～6mA）電流驅動下，顯現為空間中的一個圓形光點（single spot），而花瓣形VCSEL低電流時（1mA～4mA）判斷中間為 laser mode，而邊緣為led光源，至高電流操作時才顯現為為空間中的一個圓形光點（single spot）。

2mA 4mA 5mA

7mA

6mA

圖4-9 三圓形VCSE在1mA~7mA~之近場模態

1mA 2mA 4mA 5mA

8mA 9mA 7mA

圖4-10 花瓣形VCSE在1mA~9mA~之近場模態

第五章結論

我們證明以相同氧化孔徑(11μm)但合併鋅擴散圖形製作的VCSEL，可

以降低臨限電流，尤其花辦型擴散圖層可以達到1.6mA低臨限電流並在8mA 電流操作下仍可維持單模的特性，代表有著優異抑制邊模的效果。再來因鋅擴散加重了上層p-DBR 的摻雜濃度而有效降低串聯電阻，間接也降低了外部電路的RC常數。

我們比較兩種擴散深度1及1.4μm，發現1.4μm擴散深度其Slop effiency 及抑制邊模效果較佳，尤其是花辦形擴散圖層Slop effiency可達0.48 W/A，

所以擴散不只讓電阻減小也提高了外部效率。

而在三圓形擴散圖層方面，元件之飽和功率不如花辦圖形，可能是發光面積直接影響了元件發光效率，但如何維持高功率且單模態的特性，判斷日後在鋅擴散深度及擴散孔徑圖形為可持續研究的方向。

在未來實現光連結平行光傳輸用多維式陣列VCSEL，這樣的製作方法是非常有潛力去達到，但必須深入了解擴散圖形和高階光模態的關係，最佳的是以模擬軟體來預測鋅擴散及設計發光孔徑形狀來控制光模態，以形成較理想的單一圓形光點。

參考文獻

[1] Hiromi Otoma, Akemi Murakami, Yasuaki Kuwata, Nobuaki Ueki, Naotaka Mukoyama,” IEEE, pp. 80-85, 2006.

[2] K. L. Lear and A. N. Al-Omari, “Progress and issues for high speed vertical cavity surface emitting lasers,” Proc. of SPIE, vol. 6484, pp.

64840J-1-64840J-12, 2007.

[3] F. Mederer, I. Ecker, J. Joos, M. Kicherer, H. J . Unold, K. J.

Ebeling, M. Grabherr, R. Jäger, R. King, and D. Weidenmann,

“High Performance Selectively Oxidized VCSELs and Arrays for Parallel High-Speed 62 Optical Interconnects, ”IEEE Transactions

在文檔中高功率單模態面射型雷射技術之研究 (頁 40-0)

第三章 半導體製程及特性量測

3.1 VCSEL 磊晶結構

3.2 發光孔徑設計

(b)

3.3 製程

the quartz tube

Use H

+O

flame to seal

3.3.3 濕氧化製程

Dry etching

Active Region

Substrate P-DBR

Si

N

N-DBR

Wet etching

Active Region

Si

N

P-DBR

Substrate N-DBR

Active Region

Si

N

Oxide layer P-DBR

Substrate N-DBR

.

7.

Active Region P metal

P-DBR

Substrate

SiO

Oxide layer

N-DBR

3.3.5 製作 n-type 電極以及金屬回火

.

Substrate P-DBR

Active Region P metal

SiO

Oxide layer

N-DBR

N metal

4.

3.4 特性量測

3.4.1 L-I-V Curve 與光譜量測

3.5.2 近場模態測量

第四章 結果與討論



4.1.2 輸出光功率對電流(L-I)曲線

L ig h t O u tp u t P ow er (mW

0

4.2 氧化型合併鋅擴散 VCSEL 量測結果

0

4-2-4 近場（Near field）模態

2mA 4mA 5mA

7mA

6mA

1mA 2mA 4mA 5mA

8mA 9mA 7mA

第五章 結論

參考文獻

第三章半導體製程及特性量測

第四章結果與討論

第五章結論