2-1 動機
傳統的複晶矽薄膜電晶體因為汲極與閘極之邊界區域有著強大 的電場，導致一些不理想效應的發生，而隨著科技發展快速，傳統的 複晶矽薄膜電晶體已經不能滿足市場所需要的開關速度與電流驅動 了。而為了改善這些問題，雙閘極薄膜電晶體(DGTFT, Double Gate Thin Film Transistor)就被提出來，它可以增加驅動電流，但它的製程
困難和過大的水平電場及漏電流也使發展受到阻礙。而後提出了一個 具有單閘極雙通道的薄膜電晶體(DCTFT, Double Channel Thin Film Transistor)，其可以提升開電流與降低漏電流，使得開關電流比能提 升，且有效降低電場值，但它卻因為晶格間的應力與上下通道的長度 不同而產生了不理想效應。所以我們提出了一個新式雙通道薄膜電晶 體來取代傳統雙通道薄膜電晶體，它不僅改善了傳統雙通道薄膜電晶 體的應力與通道長度不同所產生了不理想效應，同時也降低了電場，
使得不理想效應能更有效的降低。
2-2 薄膜電晶體結構
2-2.1 薄膜電晶體之基本結構
普遍的結構，是藉由未摻雜或輕摻雜的汲極區域，以減少感應區域，
使得部分區域通道串聯電阻增加，因而讓空間中的電荷區域之中的峰 值電場會被降低，而使崩潰效應被極小化[2-2]，使其能抑制漏電流，
並提升製程可靠度。而提出結構中有 overlap 區域的結構 GOLDD，
因為overlap 區域使得通道更容易反轉，因此 overlap 型具有極佳的載 子移動率與輸出特性，然而汲極電場過大亦會造成崩潰現象的產生，
並且漏電流與寄生電流偏高等不理想的問題。且隨著科技的進步快 速，傳統的複晶矽薄膜電晶體已經不能滿足市場所需要的開關速度與 電流驅動了。
圖2.1 薄膜電晶體常見基本結構圖
2-2.2 單閘極雙通道薄膜電晶體之結構發展
低溫複晶矽汲極端電場的降低能夠有效改善電晶體的電性，藉由
善。許多專門在降低汲極端電場的結構被討論出來，如基本的 LDD、
OFFSET 及 GOLDD 結構外，而最為矚目的是場引效汲極(FID, Filed Induced Drain)、ECTFT (Elevated-Channel Thin Film Transistor)和抬升 式汲源極 (RSD, Raised Source Drain)。
2-2.3 場引效汲極 (FID, Filed Induced Drain)
結構於 offset 區域上新增一個副閘極，當元件於操作狀態的時
候，副閘極將通道未摻雜的區域引發為輕摻雜的效果。當操作於 ON
的狀態時，極性為正，使開電流獲得提升；而當操作於 OFF 狀態時，
極性為負，使漏電流降低。如此一來就能提供一個較高的開關電流比 (on/off current)。因此雖然 FID 等效於一個傳統輕摻雜的結構，但是
其特性比傳統輕摻雜的結構還要好。過去所提的具有 FID 結構延伸的 SBTFT 之應用如圖 2.2 所示[2-3]，此結構除了 Poly-Si 通道外，還有 一段 offset region，在此區域上方有一塊副閘極(sub-gate)。在元件操 作時，於副閘極上加一適當偏壓於offset 通道區形成汲極的延伸。因 此可以利用副閘極偏壓極性的不同，在此元件與副閘極電壓為正時，
操作在 N-型；而電壓為負時，操作與 P-型。場引效汲極不但擁有良 好的雙極性(ambipolar)表現，並能有效的抑制漏電流。
圖2.2 場引效汲極FID
2-2.4 場板 (Field Plate)
如圖 2.3 所示，場板在化合物高電子移動率電晶體(HEMT, high-electron mobility transfers)上的應用[2-4]。文中清楚證明了使用場 板藉由電場的轉移能夠有效的大幅改善崩潰電壓(breakdown voltage) 及降低導通電阻。在 TFT 中，場板類似於之前所提的副閘極，只是 控制端由源極與汲極所主導。
圖2.3 場板在HEMT上的應用
2-2.5 抬升式汲源極 (RSD, Raised Source Drain)
RSD(Raised Source Drain)[2-5]-[2-6]結構為把汲極與源極厚度增 加，使得結構有厚的汲/源極及薄的通道，由於汲/源極與通道區接觸 的面積增加而分散電場，這樣能有效的分散水平電場強度，使電場隨 之降低，因而降低了漏電流，也能有效的提供元件有較高的開關電流 比。過去提出探討水平電場之測試結構如圖2.4 所示，製程手法使得 元件擁有一個薄的通道以及厚的汲極與源極，其中通道有一段重疊區 域是透過閘極形成輕摻雜(lightly doped)的效果。文中實驗證明當水平 電場增加時，漏電流也會隨之增加，而且當把汲極區域厚度增加時，
也就是 RSD 結構，再汲極與通道的電場隨之降低，因而改善了漏電 流。文中還提到當通道薄膜越來越薄的情況下，強大的電場會產生更
比，同時改善kink effect 現象。而如公式 2-1 可得知，電場強度與汲
2-2.6 雙閘極薄膜電晶體(DGTFT, Double Gate Thin Film Transistor)
傳統的 Poly-Si TFT 已經漸漸不能滿足應用上對於開關速度和電 流驅動的需求。因此，為了改善元件電性能力，因而發展出了雙閘極 薄膜電晶體如圖2.5 所示，利用結構的上下兩閘極來增加複晶矽薄膜 電晶體的開電流，使開電流能有效的提升，但卻也造成了汲極端的電 場的增加，使得元件產生了過大的漏電流，增加了元件本身的不理想 性，所以漏電流成為了此結構的最大缺點，而使得雙閘極薄膜電晶體 的發展受阻。
圖2.5 雙閘極薄膜電晶體
2-2.7 ECTFT (Elevated-Channel Thin Film Transistor)
為 了 改 善 雙 閘 極 薄 膜 電 晶 體 的 過 大 電 場 問 題 ， 提 出 了 把 RSD(Raised Source Drain)結構應用於雙閘極薄膜電晶體中，我們也可 稱此為ECTFT(Elevated Channel Thin Film Transistor)[2-7]。因此雙閘 極 ECTFT 結構也就被提出來，如圖 2.6 所示。此結構不但保有雙閘
電場，使得漏電流與傳統的雙閘極結構相較之下，大幅降低許多，且 改善了on/off 電流及短通道效應，也能有效的侷限 kink effect。然而 製作此結構必須使用高成本的化學機械研磨(Chemical Mechanical Polishing，CMP)，此外，非自我對準(self-alignment)之設計，雖具有 極佳特性，卻有著致命缺點，成了設計者們的遺憾。
圖2.6 雙閘極ECTFT
2-2.8 雙通道薄膜電晶體 (DCTFT, Double Channel TFT)
雖然雙閘極結構能增加開電流，但過大的水平電場與漏電流、昂
貴的製程成本及對準失誤(misalignment)的缺失，使發展受到阻礙。為
了突破傳統利用雙閘極增加開電流的作法，而提出了單閘極雙通道薄 膜電晶體 (Double Channel Thin Film Transistor，DCTFT)[2-8]，此結 構結合 FID 與 ECTFT 的雙通道薄膜電晶體結構如圖 2.7 所示。此結
與改善不理想效應，並能提高開電流以提高驅動能力和改善開關電流 比，且此結構只需幾種簡單的製程技術，並不需利用到較昂貴的製程 技術。但此結構的Spacer 區域是以 Nitride 做為材料製成的，而 Nitride 與 Silicon 因為各自本身晶格大小的不吻合，使兩者之間的存在著高 應力，會使得Nitride 與 Silicon 的表面晶格產生缺陷，造成了元件結 構受到影響，甚至會發生薄膜剝落。且元件上下結構大不相同，在上 下 兩 通 道 長 度 不 一 樣 的 情 況 下 ， 會 使 得 上 下 兩 通 道 的 臨 界 電 壓 (threshold voltage，Vt)有所不同而造成影響，當元件縮小時其現象會 更加顯著。
圖2.7 雙通道薄膜電晶體
2-2.9 新式單閘極雙通道薄膜電晶體
因為傳統的單閘極雙通道薄膜電晶體如圖 2.7 所示，Nitride 與 Silicon 之間應力的不理想性和臨界電壓不同的缺點，對此我們提出結
想效應。新式雙通道薄膜電晶體結構中 Spacer 使用 Silicon 做為材料，
所以不會有傳統雙通道薄膜電晶體晶格間應力的問題，而利用 RSD
結構可有效分散電場，降低通道電場強度，且結構含有offset 區，使 電場能夠更有效的下降，因而可以有效抑制漏電流及 kink 效應的發 生，且雙通道結構能提高開電流增加元件的開關電流比。新式雙通道 薄膜電晶體結構只需幾種簡單的製程技術，並不需利用到較昂貴的製 程技術，能更加節省製程所需耗費的成本。
圖2.8 新式單閘極雙通道薄膜電晶體(DCTFT)示意圖
圖 2.9 為新式 DCTFT 的關鍵製程步驟，詳細的製程步驟如下：
1、 一開始我們以矽基板(Silicon wafers)代替外界使用的玻璃基板做
為初始基板，在經由標準熱氧化成長厚度為 1μm 的 oxide 作為 buffer oxide layer。
2、 沉積一層厚度為 1000 Å 的未摻雜 poly-si，並定義出主動區(active region)。
3、 沉積厚度為 500Å 的 oxide，再沉積一層厚度為 1000Å 的摻雜磷 (phosphorus)poly-si，其濃度為 1e 20(cm-3)。
4、 沉積厚度為 500Å 的 oxide，再沉積一層厚度為 1000Å 的 Nitride。
5、 上光罩定義閘極後，在使用乾式蝕刻依序蝕刻 nitride 1000 Å、
oxide 500 Å、poly-si 1000 Å。
6、 使用濕式蝕刻側蝕寬厚度為 2000 Å 的 poly-si。
7、 沉積厚度為 1000 Å 的 oxide，再以乾式蝕刻蝕刻 oxide 1000 Å，
使得側蝕空洞填入oxide。
8、 再依序乾式蝕刻蝕刻 nitride 1000 Å、poly-si 1000 Å。
9、 沉積一層厚度為 1000Å 的摻雜磷(phosphorus)poly-si，其濃度為 5e 20(cm-3)，並利用乾蝕刻 poly-si 3000Å 形成 poly si-spacer。
10、 沉積未摻雜 poly-si 1000Å，定義主動區並以濃度為 5e15(cm-2)的
活化離子 6hrs。
11、 沉積厚度為 3000Å 的 oxide 做為 Passivation，然後再沉積金屬 來定義各極點。
(a) 熱氧化成長 oxide、沉積未摻雜 poly-si 並定義出主動區
(b) 依序沉積 oxide、摻雜磷(phosphorus)的 poly-si、oxide、nitride
(c) 光罩定義閘極，並使用乾蝕刻依序蝕刻 nitride、oxide、poly-si
(e) 沉積 oxide，再以乾蝕刻依序蝕刻 oxide、nitride、poly-si
(f) 沉積摻雜磷的 poly-si，並利用乾蝕刻 poly-si 形成 poly si-spacer
(g) 沉積未摻雜 poly-si，定義主動區並離子佈植及退火活化
(h) 沉積 oxide 做 Passivation，並沉積金屬定義各極點