第二章 時脈倍頻器
2.9 除頻器
除頻器在光纖通訊的發射器中具有即為關鍵的重要性，時脈倍頻器產生的時 脈信號通常會在經由除頻器，產生多個二倍頻的時脈信號給多工器作為信號的選 擇控制，除頻器的倍數由時脈倍頻器輸入的參考信號跟輸出的時脈信號頻率的比 例決定，本節重點在於實現一個高速且低功率消耗的除頻器。
圖2-26 兩種數位計數器
一般除頻器都是由數位的計數器構成，包含多級串接的 D 型正反器，圖 2-25 所示為兩種計數器：非同步計數器及同步計數器，同步計數器的每一級都由同一 個時脈信號觸發，操作在相同的速度，需要額外的AND 閘也增加了設計的複雜度，
至於非同步計數器每一級的輸出都會成為下一級的觸發時脈信號，因此下一級操 作的速度會是前一級的一半，可以利用這個特性節省功率的消耗，因此非同步計 數器較為符合我們的需求，接下來會說明我們如何節省一個非同步架構的除頻器 的功率消耗。
為了達到GHz光纖通訊的應用，比起傳統的邏輯電路，電流模式邏輯(current mode logic, CML)將更為適合操作在高速的應用，圖 2-26 所示為一個電流模式邏輯 閘[36]，為了讓電路達到高速，電晶體必須都操作在線性區，時間常數的因子包括 RL、CL、CBJT會限制電流模式邏輯的操作速度，因此會需要更大的電流來減少沖放 電時間，這也意味著除頻器功率消耗會變大，爲了減少功率消耗，我們採用非
圖2-27 電流模式邏輯
同步計數器的架構來實現除頻器，這是因為各級的除頻器操作的速度逐級降低，
只有第一級除頻器的電晶體需要操作在fT峰值時的電流密度，一般而言，一個除 1/2n的除頻器包括n級串接的除 2 除頻器單元，在非同步的架構中，後一級的延遲 時間可以是前一級的兩倍而不影響電路的正確性，當D型正反器的操作速度減半 時，他所消耗的電流也可以降低，整個除頻器電路的功率消耗也可以被減少。
在一些研究中[37][38]描述如何使第一級除頻器中正反器的電晶體操作在峰值 fT的最佳電流密度，在不同VCB及製程偏移下，轉移頻率fT對電流IC的曲線如圖2-27 所示，當CCB增加時，fT會隨之降低，式2-44 指出CCB對VCB的關係，最後我們可以 找到操作在峰值fT時的最佳電流大小。
圖2-28 轉移頻率fT對電流IC的特性曲線
( 1
CBC jC0C0)
13CB
V
C C A
Φ
= +
(式 2-44)設計完第一級之後，接下來的除頻器單元消耗電流如前所述可以被逐級降 低，從式2-45 中指出接下來如何以疊代的方式計算出下一級的偏壓電流[39]，IN表 示最佳化之後的偏壓電流(式 2-46) [40]，式 2-47 指出如何決定Ilatch,op，這跟製程、
操作電壓、及邏輯輸出擺幅Vswing=2RCIlatch有關，相關方程式列於表2-2。
( ( ) ) 0 . 5 0 . 24 [ ( 1 ) ]
1.61 ≅ − −
− I i
i I
i I
N N
N (式 2-45)
op latch latch
N
I I
I =
, (式 2-46)a
I
latch.op= b
(式 2-47)表2-2 除頻器最佳化參數
操作在10GHz以上的除頻器已經可以在一些研究中找到[41][42]，但是大多是 使用比較先進的HBT製程技術，我們的主要目的是使用SiGe BiCMOS製程來設 計一個低功率低成本的10GHz除頻器，重要的設計目標在於盡可能最低的功率消 耗及寬頻的除頻範圍，除16除頻器的架構圖如圖2-28，由四級的除2電路組成，
使用非同步架構以減小功率消耗，每一級之間都有射極隨耦器當作緩衝器，減少 前一級的負載，D型正反器如圖2-29使用電流模式邏輯以增加操作速度。
圖2-29 16:1 除頻器
圖2-30 CML D 型正反器
第三章
資料序列器
3.1 簡介
近年來高速傳輸的需求日益增加[43][44][45]，很多有線傳輸的資料傳輸率也 達到了每秒鐘十億位元，如SONET、10Gbps 乙太網路、及高速連結系統，為了 達到高速的需求，許多以多相位傳送的並聯架構常被發表[44][45]，即使使用低 速元件，仍可藉由低速的時脈信號來達到高速的操作。
在光纖通訊系統中，發射器最主要的功能就是將並列式的資料轉成串列式的 資料，並將這些電子式的信號以光信號形式經由光纖通道傳送出去，在處理電子 式信號的部分，最主要的元件就是一個資料序列器，包含有一個16 對 1 的多工 器及一個10GHz的時脈倍頻器，為了測試之便，我們內建了一個 216-1 的隨機碼 產生器，本章主要介紹16 對 1 多工器及隨機碼產生器的電路設計，目前所使用 於高速傳輸的發射器主要有兩種,一種是樹狀的多工器，另一種是只用一級的N對 1 多工器來完成。
3.2 多工器架構
3.2.1 樹狀多工器
圖 3-1 為一個樹狀多工器的架構，由 15 個 2 對 1 多工器組成，輸入為 16 筆 並列式的622.08Mbps 的資料，輸出為 1 筆 9.9533Gbps 的串列式資料，四種頻率 的時脈信號用來控制多工器將兩筆輸入轉成一筆輸出的運作，最後一級的時脈信 號的頻率為資料傳輸率的一半，因為每一級的多工器RC 負載不會很大，因此可 以操作在高速， 在[46]中描述一個 20Gbps CMOS 多工器，然而，這種多工器的 設計要點在於時脈控制的正確性，前一級的抖動可能會累積到最後一級。
圖3-1 樹狀多工器
3.2.2 N 對 1 多工器
圖 3-2 所示為一級的N對 1 多工器，依序觸發傳輸路徑的電晶體可以分時多 工地將並列資料轉換成串列式的，每一個電晶體都是由時脈倍頻器不同相位的信 號來做開關的動作，例如在下圖中，當ck1跟ck2同時為1 時，data0便會輸出，雖 然時脈倍頻器輸出必定存在著抖動，但是因為這種輸出抖動會使相位往同一個方
向偏移，因此看起來還是跟原本相同[47][48]，然而，太多的扇入(fan-in)將會導 致多工器的速度受限，這是因為多工器有太多雜散電容在輸出點，另並列式的資 料轉換的時間更短，因此此種多工器架構通常用於4Gbps以下的系統。
圖3-2 N 對 1 多工器
3.3 資料序列器建構方塊
圖3-3 資料序列器
圖3-3 為資料序列器架構，使用樹狀多工器架構以減少層級間累積的負載，
多工器會將16 筆 622.08Mbps 的資料轉換為 1 筆 9.9533Gbps 的串列資料，在資 料的轉換過程中我們需要一個時脈倍頻器，由除頻器提供多種相位及頻率的時脈 信號當作多工器的選擇信號，考慮量測的方便性，內建一個16 路平行化隨機碼 產生電路提供16 筆平行的隨機資料，最後會有一個重新取樣電路來對多工器的 輸出作取樣，以保持信號的完整性。
一般二對一多工器在資料輸入前會使用閂鎖(latch)將兩筆資料相移，錯開排 列以使由時脈倍頻器而來的選擇信號可以選擇到資料最平坦的部分，圖3-4 所示 即為一個傳統的樹狀多工器，兩筆資料D1 和 D2 在輸入一個二對一多工器前，
會被以同相位觸發的閂鎖陣列做錯排的動作，使兩筆資料隔半個週期進入多工 器，然而，這樣一來每個二對一多工器前都要加上五個閂鎖，不僅增加功率消耗 且電路佈局面積也相當消耗成本，因此我們針對這一點做了一些改善。
圖3-4 傳統樹狀多工器
如圖 3-5 所示為使用多種相位選擇信號的多工器，一次以四筆輸入資料來 看，第一及第二筆資料會被CK/2φ0相移為相差180°，並且由CK/2φ90來選擇多工 器輸出的資料，CK/2 表示頻率為CK的一半，φ0表示與原始信號同相位的時脈信 號，φ90表示與原始信號相差 90°的時脈信號，第三四筆被CK/2φ90相移為相差 180°，並由CK/2φ180來選擇，如此一來，對於下一級二對一多工器來說，兩筆輸 入的相位差為 180°，即不需要付出額外的硬體來作相移的動作，既可節省功率 消耗，亦可節省面積成本，圖3-6(a)為多工器單元的電路，使用電流模式邏輯以 增加傳輸的速度，圖3-6(b)為多工器單元的時鐘策略，因為第一筆及第二筆資料 相位差180°，時脈信號跟兩資料信號相位差均為 90°，因此可以選擇到信號最平
坦的部分，且當時脈信號的電路延遲時間只要不超過前後各四分之ㄧ週期時間，
即不會有多工器選擇錯誤的情形發生。
圖3-5 多相位控制樹狀多工器
V1
V1B V2
V2B
SEL SELB
OUTB OUT
VG1 VG2
▼OUT=V1•SEL+V2•SELB
1 3
2 4
1 2 3 4
D1 D2
CK OUT
圖3-6 (a)多工器單元電路, (b)多工器的時鐘策略
3.4 隨機碼產生電路
在模擬上，要產生完全隨機的二元訊號波形非常的困難，因此，我們常使用 近似隨機(psudo-random)碼產生電路，隨機碼產生電路通常是具有著重複性的一 連串隨機信號，隨機碼產生電路由16 個D型正反器串接而成如圖 3-7，將第一筆 及第十六筆的輸出由一個XOR閘(圖 3-8)回授至第一級的正反器，造成其十六筆 輸出會依照式3-1 的方程式計算得出，資料每 216-1 個週期會重複一次。
圖3-7 PRBS 產生電路
( )
y =y16 +y1+1p (式 3-1)
圖3-8 XOR 邏輯閘電路
3.5 模擬結果
圖 3-9 為資料序列器的晶片照相圖，晶片面積約為 2440×2260µm2，內容包 含一個 16 對 1 的多工器，一個 10GHz的時脈倍頻器，及一個內建的 16 路平行 話隨機碼產生器，資料傳輸率約為10Gbps，操作電源電壓在 3.3V之下，消耗功 率為 594.66mW，圖 3-10 為資料序列器的模擬結果，Tr/Tf約為 22ps，隨機抖動 約為1.9psp-p，符合SONET OC-192 的眼圖遮罩規格，整個晶片是以 0.35µm SiGe BiCMOS製程設計而成，相關的效能列於表 3-1。
圖3-9 資料序列器晶片照相圖
圖3-10 資料序列器模擬結果
Data Serializer Summary
Supply Voltage 3.3 V
Total Power 594.66mW
Output Swing 280mV
Operation Data Rate 10Gbps Input Pattern 16 x 625Mbps 216-1
PRBS Generator
Data Jitter 1.9psp-p
Chip Size 2440x2260 µm2 Process 0.35µm SiGe BiCMOS
表 3-1 資料序列器效能
第四章
雷射二極體驅動器
4.1 簡介
光纖以其超高頻寬、低耗損、不受電磁波干擾、重量輕、保密性佳等優點，
成為長距離傳送大量資料的網路中優越的傳輸媒介，與傳統的電纜相比，光纖也 具有重量輕與體積小的優點，正當大家都在享受著網際網路所帶給人們方便之 餘，人們對於將來影音傳播及網際網路頻寬速度品質的要求也越來越高，自雷射 二極體被廣泛的應用在光通訊的領域中，業界們也勾勒出光纖到家或光纖到桌的 極致理想。
在較早期的 10-40Gbps 光通訊發射器的研究中，一直是最常用的材料多半為 GaAs MESFET[49]或 HEMT[50-52]，以及 InP HBT[53]製程技術，在最近幾年，
SiGe HBT 成為一個成熟而低成本的製程來設計 10-40Gbps 的光纖通訊系統
SiGe HBT 成為一個成熟而低成本的製程來設計 10-40Gbps 的光纖通訊系統