第四章 實驗結果與討論
4.1 曝光顯影、蝕刻及電鍍銅金屬過程 60
下圖4-1 所示為雙鑲嵌製程一與製程二共用的光罩，由左而右是同一製程 中第一次及第二次曝光顯影用之光罩照片。
圖 4.1：(a)第一次及(b)第二次曝光顯影之光罩。
圖 4.2：第一次 RIE 乾蝕刻後的照片。
接下來，我們嘗試了兩種銅金屬沉積方法：一是直接用濺鍍(Sputtering)沉 積 3µm 銅金屬，但在濺鍍機台不穩定的狀況下，改以蒸鍍機(Evaporator)先鍍 上50nm 黏著種層(Seed layer)，最後再用銅電鍍的方式鍍上 3µm 銅金屬。
以上述兩種方式在基材表面鍍上銅金屬有幾種不同的結果。以濺鍍的方式 難以沉積至所設計的金屬膜厚，因此我們選擇以電鍍的方式來沉積銅金屬，因 為電鍍較容易達到設計的金屬膜厚。
之後，即為化學機械研磨的部分，在正式研磨之前花了相當多的時間在測 試研磨試片的製備前處理。最後，找出以下製備程序：首先，將510 光阻分別 塗佈於玻璃載片及研磨試片背面，將兩者黏合後，經滾輪均勻的壓應力後，以 烤箱烘烤100 oC，10 分鐘，即完成研磨試片的製備。之後，將研磨試片放上研 磨載具，抽真空後放上研磨機台(LP50)。
圖 4-3：第二次 RIE 乾蝕刻後的照片。
4.2 化學機械研磨過程
4. 鍍銅之前須沉積上金屬種層(Seed Layer)或黏著層(Adhesion layer)，可能是 此兩種薄膜對砷化鎵基材的附著力不佳。
圖 4-4：失敗之金屬鑲嵌銅製程的 OM 結果分別為：(a) 遠視圖，(b) 近拍圖。
(a)
(b)
圖 4-5：失敗之金屬鑲嵌銅製程的 SEM 結果分別為：(a) 上視圖，(b) 側視圖。
(a)
(b)
針對以上幾個狀況，我們將從幾個方面來作討論和改進：
1. 介電質層和銅金屬層間可增加一層幫助黏合層(如：Ti 金屬層)，避免在研 磨過程中發生的嚴重銅金屬撥離現象。
2. 在平坦化中，調整銅金屬電鍍時的相關參數，增加其機械強度，使其能承 受研磨機台所施加的外應力。
3. 改變加強銅金屬之附著力。
4. 研磨液中的漂白水，似乎加快銅金屬氧化，因此需要改變研磨液的組成。
5. 研磨壓力選擇 2 或 3 psi 即可，不要施太大的力量，以免造成銅金屬破裂。
6. 研磨速度越愈快愈會破裂，因此選擇較慢的研磨速度( ~ 0.01µm/分鐘)。
7. 可再增加一層阻障層(barrier)。
8. 其它如研磨盤及研磨布的選擇，都可能影響研磨結果。綜合以上各點，改 善研磨製程後，大約研磨 30 分鐘可得不錯的結果，SEM 的結果如圖 4-6 所示。
圖 4-6：金屬鑲嵌銅製程之 SEM 結果分別為：(a) 上視圖，(b) 側視圖。
SiNy
Cu
(a)
GaAs substrate
SiNy
Cu
(b)
第五章 結論
造成CMP 製程後銅金屬剝落及破裂的原因可能如下列幾項：
1. 研磨機台所施加的外應力過大，銅金屬薄膜無法承受。
2. 電鍍銅金屬的機械強度不足，如：楊氏模數(Young’s module)。
3. 鍍銅之前須沉積上金屬種層(Seed Layer)或黏著層(Adhesion layer)，可能是 此兩種薄膜對砷化鎵基材的附著力不佳。
第六章 未來工作及建議
1. 本研究過程中，化學機械研磨(CMP)時常發生銅金屬與介電質材料剝離的 現象。因此，在未來的元件研發中黏合層(Adhesion layer)的慎選及應用是 決定元件表現之關鍵因素。
2. 銅金屬的氧化問題會直接影響導線之電性，而製程中誘導氧化反應的材料 即為化學機械研磨中的研磨液。故未來選擇研磨液時，應注重成分中不應 有過多的漂白水以免氧化反應之發生。
3. 至於金屬阻障層的研究，因TaN 具有阻擋銅原子擴散與穿透、提升銅與介 電質材料表面之附著力及較低的電阻率，因此未來元件製作上我們將考慮 使用TaN 作為銅金屬鑲嵌技術之阻障層。
4. 三五族化合物除了為高速計算元件之適用材料外，目前也致力研發運用於 光電發光元件。未來我們可尋求銅金屬優異之導線特性於半導體科技外之 應用，而本研究之銅金屬鑲嵌技術亦可加以改進並整合至光電發光元件之 導線製作。
參考文獻
[1] V. Comello, Semiconductor International, No.13, p.60, 1990.
[2] 半導體平坦化CMP 技術，王建榮 等編譯，全華科技圖書公司，1-8 頁。
[3] M.E. Thomas, S. Sekigahama, P. Renteln and J.M. Pierce, Proc. of IEEE-VMIC, Vol. 990, p.438.
[4] S.Sivaram, H. Bath, R. Leggett, A. Maury, K. Monnig, R. Tolles, Solid State Technology, Vol. 35, p.87-91, 1992.
[5] M.A. Martinez, Solid State Technology, p.20-31, 1994.
[6] J.M. Steigerwald, S.P. Murarka, and R.J. Gutmann, Chemical Mechanical Polish 公司，1-10~15 頁，1999。
[11] 邱顯盛，以電化學法處理化學機械研磨水，碩士論文，2001。
[12] 王建榮、林慶福、林必窕，半導體平坦化 CMP 技術，全華科技圖書有限 公司，3-7 頁，1999。
[13] L. Peters, Semiconductor International, Cover Story, p.64, 1998.
[14] The National Technology Roadmap for Semiconductors, Semiconductor Industry Association, San Jose, CA, 2000.
[15] G. Sugahara, N. Aoi, M. Kubo, K. Arai, K. Sawada, International Dielectrics for ULSI Multilevel Interconnection Conference, p.19, 1997.
[16] P.H. Townsend, S.J. Martin, et al., Mat. Res. Soc. Symp. Proc., Vol.476, p.9, 1997.
[17] M.J. Loboda, C.M. Grove, R.F. Schneider, J. of Electrochem. Soc., Vol.145, p.2861, 1998.
[18] P.T. Liu, T.C. Chang, Y.S. Mor, S.M. Sze, Jpn. J. Appl. Phys., Vol.38, p.3482, 1999.
[19] P.T. Liu, T.C. Chang, Y.L. Yang, Y.F. Cheng, S.M. Sze, IEEE Trans. Electron Devices, Vol.47, p.1733, 2000.
[20] P.T. Liu, T.C. Chang, H. Su, Y.S. Mor, Y.L Yang, H. Chang, J. Hou, S.M. Sze, J.
Electrochem. Soc., Vol.148(2), F30, 2001.
[21] C. Jin, S. List, E. Zielinski, Mat. Res. Soc. Symp. Proc., Vol.511, p.213, 1998.
[22] J.H. Lee, N. Chopra, J. Ma et al., Mat. Res. Soc. Symp. Proc., Vol.612, D. 3.4.1, 2000.
[23] Y. Shacham-Diamand, V. Dubin, M. Angyal, Thin Solid Films, No.262, p.93-103, 1995.
[24] C.K. Hu, B. Luther, F.B. Kaufman, J. Hummel, C. Uzoh and D.J. Pearson, Thin Solid Films, No.262, p.84-92, 1995.
[25] S. Lakshminarayanan, J. Steigerwald, D.T. Price, M. Bourgeois, T.P. Chow, R.J.
Gutmann, S.P. Murarka, IEEE Electronic Device Letters, Vol.15, p.307-309, 1994.
[26] H. Leidheiser, The Corrosion of Copper, Tin and Their Alloys, Wiley & Sons, Inc., 1971.
[27] R. Iscoff, Semiconductor International, May, 1993, p72.
[28] H. Landis, P. Burke, W. Hill, C. Hoffman, C. Kaanta, C. Koburger, W. Lange, S.
Luce, Thin Solid Films, No.220, p.1-7, 1992.
[29] R. Carpio, J. Farjas, R. Jairath, Thin solid films, No.266, p.238-244, 1995.
[30] J.M. Steigerwald, S.P. Murerka, R.J. Gutmann, D.J. Duquette, Mater. Chem.
Phy., Vol.41, p.217, 1995.
[31] M. Pourbaix, Atlas of electrochemical Equilibria in Aqueous Solutions, NACE, Houston, TX, 1974.
[32] H. Hirabayashi M. Higuchi M. Kinoshita, H. Kaneko, N. Hagasaka, K. Mase, J.
Oshima, Proceedings of the 1st International VMTC Specialty Conference on CMP Planarization, p.119, Santa Clara, CA, 1996.
[33] J.M. Carr et al., US Patent 4,954,142, September 4, 1990.
[34] A. Nenadic et al., US patent 5,084,071, January 28, 1992.
[35] C.C. Yu et al., US patent 5,354,490, October 11, 1994.
[36] Z. Stavreva, D. Zeidler, M. Plotner, K. Drescher, Appl. Surf. Sci., No.91, p.192, 1995.
[37] Q. Luo, S. Ramarajan, S.V. Babu, Thin Solid Films, No.335, p.160, 1998.
[38] R. Carpio, J. Farjas, R. Jairath, Thin Solid Films, No.266, p.238-244, 1995.
[39] 王建榮、林慶福、林必窕，半導體平坦化 CMP 技術，全華科技圖書有限 公司，1-17 頁，1999。
[40] G. Steinlesberger, A. von Glasow, M. Engelhardt, G. Schindler, W. Honlein, M.
Holz, E. Bertagnolli, “Copper damascene interconnects for the 65 nm technology node: a first look at the reliability properties, ” Proceedings of the IEEE 2002 International Interconnect Technology Conference, pp. 265-267, 3-5
June, 2002.
[41] H. Ruelke, C. Streck, J. Hohage, S. Weiher-Telford, O. Chretrien,
“Manufacturing implementation of low-k dielectrics for copper damascene technology, ” Advanced Semiconductor Manufacturing 2002 IEEE/SEMI Conference and Workshop, pp. 356-361, 30 April-2 May, 2002. Lee, A. S., Lakshmanan, A., Rajagopalan, N., Zhenjiang Cui, Le, M., Li Qun Xia, Bok Heon Kim, Hichem M'Saad, “Reliability of dielectric barriers in copper damascene applications, ” IEEE International Integrated Reliability Workshop Final Report, pp. 137-138, 20-23 Oct., 2003.
[43] N. Engelhardt, G. Schindler, W. Steinhogl, G. Steinlesberger, M. Traving,
“Investigation of nano interconnects for an early experimental assessment of future interconnect challenges, ” International Conference on Integrated Circuit Design and Technology (ICICDT '04.), pp. 113-116, 2004.
[44] R.L. Guldi, J.B. Shaw, J. Ritchison, D.L. Corum, S. Oestreich, K. Sherman, J.H.
Lin, R. Fiordalice, “Characterization of copper voids in damascene processes, ” IEEE Transactions on Semiconductor Manufacturing, Volume 17, Issue 4, pp.
597-602, Nov., 2004.