第一章 序論
1.2 研究動機
為了改善薄的二氧化矽所造成的直接穿隧漏電流，而選用了 High-K材料來改善，目前許多研究都指出鉿(hafnium，Hf)這個元 素，為最有希望取代SiO2作為閘極介電層之材料，所以我們選用了 Hf這個元素作為研究主題，而且Hf比起其它High-K材料，直接沉 積於矽上時亦有優良之接面特性，如此將有較少的缺陷電荷，間 接降低漏電流，且具有良好之熱穩定性與抗腐蝕性[2] 。但高介 電材料也有其面臨的挑戰，目前高介電薄膜的介面缺陷密度(trap density)一致高於二氧化矽，其電子遷移率較低。此外氧化鉿 (hafnium oxide，HfO2)與底下的矽基板之間也會形成一層SiO2的 介面層(interfacial layer，IL)，形成串接電容造成整體電容值 下降，介面層的存在也是High-K材料能否應用在閘極介電層的關 鍵之一。本實驗研究HfO2高介電常數閘極介電層與SiO2閘極氧化層 崩潰機制與可靠度分析。
第二章 實驗步驟
時間相依介電質崩潰(Time Dependent Dielectric Breakdown，
TDDB)在半導體可靠度，是一個研究故障機制的重要方法，量測的目 的就是要檢測出閘極氧化層的耐久性，預測短路的產生時間，提供規 劃最佳化之製程設計。基本的測試有電流測試(Current Stress)與電 壓測試(Voltage Stress)，依照和時間的關係又可區分為定常
(Constant)模式與斜坡(Ramp)模式，一共可分為四種模式如表 2-1。
TDDB定義為當外加固定電流密度導致在一段時間後閘極電壓突然陡 降，或者外加固定電壓使其在一段時間後，閘極漏電流急遽上升。本 專題是針對定電壓測試(Constant Voltage Stress，CVS)所得到的 TBD(Time To Breakdown)進行氧化層的可靠度分析，TBD指的就是氧化 層發生崩潰時的時間。
表 2-1 四種氧化層測試模式圖表。[4]
2.2 量測機台介紹
使用HP4156 參數分析儀，選擇一個適當的定電壓(constant voltage)，及一個量測的時間範圍，開始去執行時間對電流曲線的測 量，之後利用所得到的數據作圖，當閘極漏電流急遽上升找出，則發 生的時間則為TBD。
圖 2-1 CVS 量測方法示意圖。
2.3 等效氧化層厚度(EOT)
一般使用高介電常數材料來取代SiO2作為閘極介電層時，會將其 厚度換算為等效於Si22的厚度(Equivalent Oxide Thickness, EOT) 來作為指標，其換算公式為：
2的電荷儲存值。在相同電容值下，High-k介電層厚度 為二氧化矽的數倍，因此，使用高介電常數可利用較厚的厚度取代極 薄的SiO2 層，同時延續閘極氧化層厚度持續縮減的趨勢。
Fig.2-2[12]便指出若將SiO2 以SiOxNy、HfO2、Al2O3、La2O3 等高 介電常數材料取代時，閘極漏電流密度就能被有效地減少三至六個級 數的結果。
圖 2-2 不同的介質材料的電流密度(A/cm2 )和EOT(nm)。[12]
2.4 漏電流傳導機制
陷阱輔助穿隧(Trap assisted tunneling)發生在電子跑到氧化 層內部的trap，再從trap跑到矽基板，這樣以trap做為跳板的電流傳 導機制稱為陷阱輔助穿隧。
直接穿隧(Direct tunneling)也是一個量子機制的穿隧過程，它 發生在超薄的氧化層中，電子可以直接穿隧通過閘極氧化層直接到達 基板的通道。
圖2-3 陷阱輔助穿隧機制示意圖[5]
圖2-4 直接穿隧機制示意圖[5]
2.5 MOCVD
有 機 金 屬 化 學 氣 相 沉 積 法 (Metal-organic Chemical Vapor Deposition，MOCVD)，是在基板上成長氧化層薄膜的一種方法，指的 是氧化層薄膜成長過程中所採用的反應源(precursor)為金屬有機物
“Metal-Organic＂。MOCVD成長薄膜時，主要將載流氣體(Carrier gas)通過有機金屬反應源的容器時，將反應源的飽和蒸氣帶至反應腔
中與其它反應氣體混合，然後在被加熱的基板上面發生化學反應促成
1. 反應腔體(Reactor Chamber)：
反應腔體(Reactor Chamber)主要是所有氣體混合及發生反應的 地方，腔體通常是由不鏽鋼或是石英所打造而成。在腔體中會有一個 承載盤用來承載基板，這個承載盤必須能夠有效率地吸收從加熱器所 提供的能量而達到薄膜成長時所需要的溫度。
2. 氣體控制及混合系統(Gas handling & mixing system)：
載流氣體從系統的最上游供應端流入系統，經由質量控制器 (Mass flow controller，MFC)的調節來控制各個管路中的氣體流入 反應腔體的流量。
3. 反應源(Precursor)：
有機金屬反應源儲藏在一個具有兩個聯外管路的密封不鏽鋼罐 內，在使用此金屬反應源時，則是將這兩個聯外管路各與 MOCVD 機台
的管路緊密接合，載流氣體可以從其中一端流入，並從另外一端流出 時將反應源的飽和蒸氣帶出，進而能夠流至反應腔體。
圖 2-5 MOCVD 結構示意圖。[13]
第三章 實驗步驟
3.1 HfO
2閘極介電層製程步驟
首先，在P型矽晶片上，以RCA Clean清洗製程去除有機物、金屬 離子、灰塵等汙染物……等，進行清潔(圖 3-1-a)。利用MOCVD沉積 150Å厚的HfO2閘極介電層，接著oxide RTA(圖 3-1-b)。上HMDS幫助光 阻附著 ，接著上光阻(正光阻)、軟烤、曝光、顯定影、顯微鏡、硬 烤(圖 3-1-c)。沉積氮化鉭(TaN)作為閘極，厚度為 500Å(圖 3-1-d)。
採用光阻剝落法(Lift-off)而形成閘極(圖 3-1-e)。背鍍Al前，先擦 BOE(Buffer Oxide Etch)去除自生氧化層(native oxide)，最後沉積 鋁(Al)厚度 2000Å(圖 3-1-f)。
P-Substrate
圖 3-1-a 製程步驟示意圖
P-Substrate HfO2(150Å)
圖 3-1-b 製程步驟示意圖
P-Substrate
PR PR
HfO2(150Å)
圖 3-1-c 製程步驟示意圖
P-Substrate HfO2(150Å)
TaN
PR TaN PR TaN
圖 3-1-d 製程步驟示意圖
P-Substrate
TaN
HfO2(150Å)
Al(2000 Å) P-Substrate HfO2(150Å)
TaN
圖 3-1-f 製程步驟示意圖
3.2 SiO
2閘極氧化層製程步驟
首先，在P型矽晶片上，以RCA Clean清洗製程去除有機物、金屬 離子、灰塵等汙染物……等，進行清潔(圖 3-2-a)。利用垂直爐管 (Vertical furnace)成長 30Å厚的SiO2閘極氧化層，接著oxide RTA。
(圖 3-2-b)。上HMDS幫助光阻附著 ，接著上光阻(正光阻)、軟烤、
曝光、顯定影、顯微鏡、硬烤(圖 3-2-c)。沉積氮化鉭(TaN)作為閘 極，厚度為 500Å(圖 3-2-d)。採用光阻剝落法(Lift-off)而形成閘極 (圖 3-2-e)。背鍍Al前，先擦BOE(Buffer Oxide Etch)去除自生氧化 層(native oxide)，最後沉積鋁(Al)厚度 2000Å(圖 3-2-f)。
P -Substrate 圖 3-2-a 製程步驟示意圖
P-Substrate SiO2(30Å)
圖 3-2-b 製程步驟示意圖
Si-Substrate
PR PR
SiO2(30Å)
圖 3-2-c 製程步驟示意圖
Si-Substrate SiO2(30Å)
Si-Substrate
TaN
SiO2(30Å)
圖 3-2-e 製程步驟示意圖
Al(2000 Å) P-Substrate
TaN
SiO2(30Å)
圖 3-2-f 製程步驟示意圖
3.3 HfO
2與SiO
2電流對時間(I-t)之特性
利用HP4156 機台，設定為定電壓測試(CVS)，針對HfO2將電壓固 定在-4.8V，而SiO2則固定電壓-2.6V，量測漏電流對時間的變化，時 間為 1 到 1000 秒，電流則為閘極漏電流，將所得到的數據輸入到 Excel，繪製電流對時間(I-t)之特性圖，圖 3-3 及圖 3-4 為HfO2閘極 介電層之I-t之特性圖，可以比較出HfO2閘極介電層的崩潰行為，依 照其漏電流的變化大致可分為四個部份，依序為(1)電荷捕捉與陷阱 產生(Charge trapping and &trap generation)、(2)軟崩潰(Soft Breakdown ,SBD)、(3)漸進式崩潰(Progressive Breakdown ,PBD)、
(4)硬崩潰(Hard Breakdown ,HBD)，與圖 3-6 比較也可以驗證的知，
其所代表的物理意義將在下面章節解釋。圖 3-5 及SiO2閘極氧化層之 I-t之特性圖，可以看出與HfO2的明顯不同，SiO2可以清楚看出崩潰行 為，類似於硬崩潰之行為，所代表的物理意義將在下面章節解釋。
圖 3-3 HfO2之I-t特性圖。
圖 3-4 HfO2之I-t特性圖。
SiO2
1.E-07 1.E-06 1.E-05 1.E-04
1.E+00 1.E+01 1.E+02 1.E+03
Time (S) Leakage Current (A)
CVS=-2.6
圖 3-5 SiO2之I-t特性圖。
圖 3-6 HfO2之I-t特性圖。[14]
3.4 HfO
2TBD韋伯分佈圖
根據上一節所提到的I-t特性，可以知道崩潰時間(Time To Breakdown ,TBD)。總共量測有十一組HfO2I-t的數據，可以得到十一 個TBD的時間，利用累積分佈函數(Cumulative Distribution Functi- on ,CDF)及韋伯分佈(Weibull distribution)作圖，即可得到圖 3-7，
韋伯斜率越直，代表介電層的品質越一致。圖 3-8 顯示在相同介電層 厚度下，測試電壓越小，發生崩潰時的時間越長，而韋伯分佈會越往 圖形的右邊移動。
圖 3-7 HfO2之TBD韋伯分佈圖。 圖 3-8 HfO2不同偏壓下 之 TBD 韋伯分佈圖。[15]
第四章 結論
4.1 SiO
2閘極氧化層崩潰機制
因為SiO2成長的品質比起High-k還要好，所以SiO2會有比較少的 缺陷(圖 4-1-a)，故SiO2較不會發生電荷(charge)被捕捉(trapping) 的現象，當charge被trapping會產生漏電流下降，而SiO2則沒有漏電 流下降的情形(圖 3-3)，隨著測試(stress)的時間越久，氧化層會產 生更多的trap，一旦trap開始重疊，並且產生電流傳導路徑，漏電流 開始上升，稱為軟崩潰(Soft Breakdown .SBD)現象(圖 4-1-b)，隨 著漏電流越來越大可能導致熱損傷(thermal damage) [8]，熱損傷會 產生更多的trap，更多的trap產生更多的電流傳導路徑(圖 4-1-c)，
最後,從閘極到矽基板整個導通，此時產生的漏電流極大，導致元件 已經故障，稱為硬崩潰(Hard Breakdown ,HBD)
(a) (b)
(c) (d)
(圖 4-1-d)。
圖 4-1 SiO2崩潰機制示意圖。
4.2 HfO
2閘極介電層崩潰機制
延續上一節所說的，High-k會有較多的trap(圖 4-2-a)，造成許 多的電荷被trapping，會使得初使的漏電流值下降(圖 3-3)，隨著測 試的時間越久，而產生更多的trap，發生了缺陷輔助穿隧(Trap -Assisted Tunneling)現象(圖 4-2-b)，trap會成為電荷穿越介電層 的跳板，造成漏電流現象。而介面層(Interfacial Layer ,IL)為成 長High-k閘極介電層會自然產生的，此為SiO2介面層，因為介面層通 常厚度較薄，容易有直接穿隧的情形，且因為為自然形成，而特性較 差，所以當HfO2有較大的漏電流時，會使的SiO2介面層發生崩潰現象，
在此稱為漸進式崩潰(Progressive Breakdown ,PBD)(圖 4-2-c)
，一旦介面層崩潰之後，會造成整個 High-k 介電層崩潰，此時為硬
參考文獻
[1] Nian Zhan, K. L. Ng , M. C. Poon, Hei Wong and C. W. Kok;
“Charge Trapping and Stress-Induced Dielectric Breakdown Characteristics of WO2 Films＂, IEEE ELECTRON DEVICE
LETTERS, 2003
[2]巫家瑋，“超薄二氧化鉿高介電薄膜應用於不同基底之金屬氧化
[5] Christopher L. Henderson，“Semiconductor Reliability Time Dependent Dielectric Breakdown＂，2002
[6]林冠良，“金屬污染對 P-N 接面和 MOS 電容電性影響之研究＂，
逢甲大學電子工程學系碩士班碩士論文，民國九十三年六月 [7] Torii, K.; Aoyama, T.; Kamiyama, S.; Tamura, Y.; Miyazaki,
S.; Kitajima, H.; Arikado, T.; “ Dielectric breakdown mechanism of HfSiON/SiO2 gate dielectric ＂ , 2004
Symposium on VLSI Technology Digest of Technical Papers.
June 2004 Page(s):112 – 113
[8] Navid Azizi, Peter Yiannacouras; “Gate Oxide Breakdown ＂ , December 2, 2003
[9] K. Okada, “Extended Time Dependent Dielectric Breakdown Model Based on Anomalous Gate Area Dependence of Lifetime in Ultra Thin Silicon Dioxide,＂Japanese Journal ofApplie d Physics, vol. 36, no.1- 3B, pp.1443–1447, 1997.
[10]謝國華，“IC 產品可靠度簡介＂，電子與材料第 8 期，P57–62。
[11] The International Technology Roadmap for Semiconductor:
2003 Ed. (2004_update)
[12]Y. C. Yeo, T. J. King and Chenming Hu, “MOSFET Gate Leakage Modeling and Selection Guide for Alternative Gate
Dielectrics Based on Leakage Considerations＂, Trans.
Electron Devices 50, 1027 (2003)
[13] G. B. Stringfellow. Organometallic Vapor-Phase Epitaxy:
Theory and Practice, 2nd ed. Academic Press (1999) [14] N.A. Chowdhury , G. Bersuker , C. Young , R. Choi , S.
Krishnan , D. Misra ;“Breakdown characteristics of nFETs in inversion with metal/HfO2 gate stacks＂,SDOL
Microelectronic Engineering 85 (2008) 27–35 [15] Piyas Samanta, Chunxiang Zhu ,and Mansun Chan;
“Reliability Analysis of Thin HfO2/SiO2 Gate Dielectric Stack＂, IEEE,2007
[16] Tim Higgs;“可提高單位功率性能的設計方案＂,2007