1-1 電子構裝之功能和層次
電 子 構 裝 主 要 的 功 能 有 四 ， 分 別 是 能 量 傳 遞 （Power Distribution）、訊號傳遞（Signal Distribution）、熱散失（Heat Dissipation）
與保護支持晶片（Protection and Support）。
電子構裝又可依與積體電路的遠近，分成幾種不同的層次如圖 1-1 所示：第一層次的構裝（First Level Packaging），又稱為晶元層次 的構裝（Chip Level Packaging），為積體電路晶片與構裝結構組合形 成模組（Electronic Module）的製程，其第一層次的構裝包涵了晶片 黏著（Die Attach）、連線（Interconnect）與密封（Sealing）等製程。
第二層次的構裝（Second Level Packaging），則是指將經第一層次構 裝與其他的電子元件組合於電路板上，形成電路卡或電路板；在第二 層次構裝中，最常見的考量是印刷電路板的製作及模組元件與電路板 的組裝技術，如插件式技術（Pin Through Hole, PTH）與表面黏著技 術（Surface Mount Technology, SMT）。第三層次構裝（Third Level Packaging）與第四層次構裝（Fourth Level Packaging），是指將電路 板與電路卡組合，形成次系統與系統的製程。
電子構裝第一層次的構裝（Chip Level Packaging）中，晶片與基 板間的電路導通方式主要可分為：打線接合（Wire Bonding, WB）、
捲帶式自動接合（Tape Automatic Bonding, TAB）與覆晶接合（Flip Chip Bonding, FC）如圖 1-2 所示，分別簡述如下：
(1)打線接合：
打線接合是最早亦為目前應用最廣的技術，此技術首先將晶片固定於 導線架或基板上，再以細金屬線將晶片上與導線架或基板上的銲墊
（Pad）相連接。而隨著近年來其他技術的興起，打線接合技術正受 到挑戰，但由於打線接合技術之簡易性及便捷性，加上長久以來與之 相配合之機具、設備及相關技術皆以十分成熟，因此短期內打線接合 技術仍不大會為其他技術所淘汰。
(2)捲帶式自動接合：
捲帶式自動接合技術首先於 1960 年代由通用電子（General Electric, GE）提出。捲帶式自動接合製程，即是將晶片與在高分子捲帶上的 金屬電路相連接。而高分子捲帶之材料則以聚亞醯胺（Polyamide）
為主，捲帶上之金屬層則以銅箔使用最多。捲帶式自動接合具有厚度 薄、接腳間距小且能提供高輸出/入接腳數等優點，十分適用於需要
重量輕、體積小之IC 產品上。
(3)覆晶接合：
覆 晶 式 接 合 為 IBM 於 1960 年 代 中 開 發 的 控 制 崩 潰 晶 片 接 合
（Controlled Collapse Chip Connect, C4）技術而成。其技術乃於晶粒
之銲墊上生成銲錫凸塊（Solder Bump），並於基板上生成與晶粒銲錫
凸塊相對應之接點，接著將翻轉之晶粒對準基板上之接點將所有銲點 接合，其優點具有最佳構裝效益（Packing Efficiency）、最短連線長度、
最佳電氣特性、最高輸出/入接點密度且能縮小構裝尺寸，增加可靠 度，已被看好為未來極具潛力之封裝方式。
1-2 LCD 產業封裝技術
近年來由於電子產品要求輕、薄、短、小，電子封裝之高速、高 腳數、細線路化及高可靠度的要求及可大量生產等特性即成為電子封 裝產業的主流。玻璃基板上構裝之覆晶技術（Chip on Glass，COG）
係將晶片翻轉後置於玻璃基板上黏著，因此這幾年被廣泛應用在 LCD 面板驅動 IC 封裝主要連接技術等高科技產業【1】。目前 LCD
產 業 驅 動 IC 的 封 裝 主 要 有 三 種 方 法 ， 捲 帶 式 自 動 接 合 （ Tape Automated Bonding，TAB）、玻璃基板晶片（Chip on Glass，COG）、
可撓式基板晶片（Chip on Film，COF）。其中以 TAB 型式之構裝 最為普遍，但 COG 已有逐漸超越的趨勢，目前大部分的封裝方式大 都採用傳統的 TAB 形式，傳統的 TAB 構裝技術必須經過內、外引 腳接合、封膠、測試後才可組裝成 TCP（Tape Carrier Package），其 內引腳距可達50微米（Micrometer，μm），而外引腳可達60~80 μm，
其體積與重量已不符合目前的輕量化及小體積的需求。至於 COG 構 裝技術，由於只要於裸晶上長出凸塊（Bump）即可使用，因此 COG 的最大好處就是構裝材料少、製程簡單（相較於TAB）以及低成本且 腳距可達40 μm。近年來，COF 在電子產業方面被認為是一個理想的
應用，因為可撓性基板相較於玻璃基板更薄、更易彎曲且不易破碎。
COG 或 COF 的製程是覆晶（Flip Chip）技術的一種，就是將晶片
直接對準玻璃基板上的電路壓合，藉由其他中間材料之黏結達成導 電。一般來說其中間材料分成三個類型：
1.ICA 膠型態。其主要在環氧樹脂中散佈微小的導電顆粒，在 IC 的 凸塊上披覆此膠。
2.異向性導電膠（Anisotropic Conductive Adhesive, ACA）及 ACF 膠
型態，其主要是在材料中添加金屬球或是樹脂球表面鍍上金，具有 彈性變形的性質，凸塊與電極間電訊藉由導電球導通。
異向性導電膠又可分為兩種架構如下:
a. Hitachi Chemical的架構
為了降低橫向導通的機率，Hitachi 使用了兩個方法，其一是導 入兩層式結構，兩層式的 ACF 產品上層不含導電粒子而僅有絕緣膠 材，下層則仍為傳統 ACF 膠膜結構。透過雙層結構的使用，可以降
低導電粒子橫向觸碰的機率。然而，雙層結構除了加工難度提高之 外，由於下層 ACF 膜的厚度須減半，導電粒子的均勻化難度也提高。
目前，雙層結構的 ACF 膠膜為 Hitachi Chemical 的專利。除了 雙層結構之外，Hitachi 也使用絕緣粒子，將絕緣粒子散佈在導電粒 子周圍。當金凸塊下壓時，由於絕緣粒子的直徑遠小於導電粒子，因 此絕緣粒子在垂直壓合方向不會影響導通；但在橫向空間卻有降低導 電粒子碰觸的機會【2】。Hitachi Chemical 之 ACF 規格如表1【3】。
b.Sony Chemical的架構
Sony Chemical 的方法是在導電粒子的表層吸附一些細微顆粒之 樹脂，目的在使導電粒子的表面產生一層具絕緣功能的薄膜結構。此 結構的特性是，粒子外圍的絕緣薄膜在凸塊接點熱壓合時將被破壞，
使得垂直方向導通；至於橫向空間的導電粒子絕緣膜則將持續存在，
如此即可避免橫向粒子直接碰觸而造成短路的現象。
Sony架構的缺點是，當導電粒子的絕緣薄膜在熱壓合時若破壞不 完全，將使得垂直方向的接觸電阻變大，就會影響 ACF 的垂直導通 特性。目前該結構的專利屬於 Sony Chemical。
除了上述以結構改良的方式來避免橫向絕緣失效以外，透過導電 粒子的直徑縮小也可達成部分效果。導電粒子的直徑已從過去12μm
一路縮小至目前的3μm，主要就在配合Fine Pitch的要求。隨著粒徑的
縮小，粒徑及金凸塊厚度的誤差值也必須同步降低，目前粒徑誤差值 已由過去的±1μm降低至±0.2μm。
隨著驅動IC細腳距的要求，金凸塊的最小間距也持續壓低，目前 凸塊廠商已經可以做到20μm左右的凸塊腳距。20μm的腳距已使 ACF 橫向絕緣的特性備受挑戰，Fine Pitch的技術瓶頸壓力似乎已經落在 ACF 膠材的身上【2】。Sony Chemical 之 ACF 規格如表2【4】。
3.NCA 膠型態，其電訊導通靠凸塊與電極直接接觸【5】【6】。
NCA 型 態 的 COG 構 裝 技 術 亦 即 所 謂 的 微 凸 塊 技 術 乃 由 Hatada 等人於1988年首度提出。此方法提供覆晶技術對於微隙間距
一個可行又簡單的方法。由於其本身的結構較簡易、成本低且可再造 /修補及實現高密度構裝，因此漸漸地逐漸取代可能污染環境的鉛錫 類型構裝技術。NCA 型態的 COG 構裝由於電流是透過整個凸塊表 面直接與電極接觸，凸塊與電極之間是靠著膠材接合，所以為物理式 接合，因此接觸電阻會遠大於以往的鉛錫類型的構裝，金屬凸塊可應 用標準的電鍍製程將金合金（Gold Alloy，Au）電鍍於晶圓上【7】。
1-3 COF、COG 與 TCP 特性比較
這些封裝方式在不同產品領域的市場佔有率互有所消長，主要 原因在於封裝技術特性的不同，各封裝技術有其優缺點所致。例如 TCP 封裝方式因其發展時間較久，技術較為成熟、良率佳，但當因應
高腳數細間距要求時，懸空之引腳強度無法支撐，容易變形，不易與 IC 結合，因此 TCP 方式無法對應細間距的趨勢，且其捲帶基材成本
雖便宜，但因TCP 製程步驟多，使 TCP 封裝完成後整體成本反而高 於其他封裝方式。
而由於 COF 封裝結構不需形成元件孔，直接接合於捲帶上之引 腳強度相對較佳，因此可達到較 TCP 更好的細間距結果，並因封裝 使用軟性基材，可撓性較佳，更因減少了黏著劑的變因，使其在尺寸 安定、密度線路需求及耐燃性、環保上有較好表現，不過，相對COF 基材的成本也比較高。COF 製程不須開孔的特性，原則上也使捲帶 上具有較多空間可乘載原放置於印刷電路板（Printed Circuit Boards；
PCB）上之被動元件等，有機會成為多功能的整合型晶片組，但目前 實務上廠商並無於COF 捲帶上安置多餘元件的情形。
直接封裝於面板玻璃上的 COG 技術，減少了捲帶的使用及內外 引腳接合技術，因此在成本上較低，製程也較容易；COG 方式若不 考量中間與面板玻璃接合劑的因素及貼合對位的困難性，理論上因凸
塊引腳與玻璃基板為半導體製程技術，使 COG 相較於其他封裝方式 具有更可微間距化的機會。
但 COG 方式仍有些問題待克服，首先在於 COG 封裝不易重工
（Re-Work），運用在大尺寸 LCD 封裝上，風險太大，第二為與 TCP 或COF 相比，COG 所佔面板玻璃的封裝區域大，一般稱為所需額緣 較大，這會使同尺寸玻璃用 COG 方式時，面板顯示面積較小；另一 問題為 IC 與玻璃的膨脹係數不同，在高溫接合下易產生翹曲現象，
易引起Mura【8】，在大尺寸下此現象尤其明顯，各封裝性質及優缺 點的比較如（表3）（表 4）【9】。
驅動 IC 目前正朝向低封裝厚度、高腳數封裝的要素前進，在厚 度比較方面，COG 因少掉基材、銅箔等，使其封裝完成的厚度最薄，
符合未來產品輕、薄之需求；提高封裝腳數使晶粒間的接點必須縮 小，因此在腳數封裝比較中，COG 技術最有可能製造最小間距，達 到高腳數的效果，但因COG 細間距下，接合困難、接著劑產生的變
符合未來產品輕、薄之需求；提高封裝腳數使晶粒間的接點必須縮 小，因此在腳數封裝比較中，COG 技術最有可能製造最小間距，達 到高腳數的效果，但因COG 細間距下，接合困難、接著劑產生的變