Chip-on-Glass（COG）彈性凸塊電性與可靠度之研究

國立交通大學

材料科學與工程學系

碩士論文

Chip-on-Glass（COG）彈性凸塊電性與可靠度之研究

Investigation of Electrical Properties and Reliabilities

of Chip-on-Glass（COG）with Compliant Bumps

研究生：林宗寬

指導教授：陳智 博士

Investigation of Electrical Properties and Reliabilities

of Chip-on-Glass（COG）with Compliant Bumps

Master Thesis

Department of Materials Science and Engineering

National Chiao Tung University

Hsinchu, Taiwan

Student：Chung Kuang Lin

Advisor：Chih Chen

Chip-on-Glass（COG）彈性凸塊電性與可靠度之研究

研究生：林宗寬

指導教授：陳智 博士

國立交通大學

材料科學與工程學系

摘要 COG使用NCF接合，能夠達到較低的製程溫度，降低成本，所以顯示器業 者逐漸廣泛使用這些製程。COG經過30~100oC熱循環之後的凸塊電阻，經過六 次熱循環使用四點量測結果，電阻約從1.6Ω上升到2.15Ω並未超過5Ω為可靠度範 圍內，電阻值的貢獻大都來自接觸電阻，因為此接合為物理接合，期間電阻上升 為膠材劣化所導致。COG試片經過80oC約1000小時之後觀察電阻上升情形，一 片約從0.48Ω上升至1.26Ω另一片從0.73Ω到1.52Ω也符合可靠範圍內，但是上升的 原因不完全是膠材劣化導致，因為凸塊本身具有彈性，所以在壓合之後還會回彈 造成電阻上升，因此會使用另兩片未熱時效的試片來比較，得知結果大概65％的 電阻上升是來自本身具彈性導致。COG 室溫耐電流約65mA，破壞位置發生在 玻璃端鋁導線，中間可以觀察到45mA開始電阻有下降的趨勢，可能是因為溫升 之後造成金表面與 ITO 接合更完美所引起的。COG 膠材在85oC 85%以及外加 30V或40V偏壓測試後，發現電阻都在109Ω以上符合可靠度範圍內，電阻有上升 下降的趨勢可能是膠材吸收水氣造成或量測的電阻過高已經超過儀器解析度，所 以上升下降可能為儀器干擾所導致。

Investigation of Electrical Properties and Reliabilities

of Chip-on-Glass（COG）with Compliant Bumps

Student: Chung Kuang Lin

Advisor: Dr. Chih Chen

Department of Materials Science and Engineering

National Chiao Tung University

Abstract

Non conductive film（NCF）is widely adopted by flat panel display（FPD） industry in chip-on-glass （ COG ） bonding method it provides low processing temperature and low product cost. As revealed by four-point test, the contact resistances of bumps subjected to six thermal cycles between 30~100oC raised form 1.6 to 2.5Ω, which is lower than 5Ω as require by the reliability standard. The resistance increment is largely resulted form the change of contact resistance. For the COG joint subjected to thermal storage test at 80 oC for 1000hours, the resistance raises from 0.48 to 1.26Ω while in the sample, the resistance raises from 0.73 to 1.52Ω; all test results fit the reliability requirements. But the reason of increment is not only NCF material degradation cause, but also the bump is elastically. Therefore elastic bump resile caused the resistance to increase after pressing. Consequently I used another two samples which is not thermal aging compared to test samples, the results were show bump resistances increasing about 65%, its come form elastic bumps itself. The best current stressing of COG was 65mA at room temperature. The failure position took place in aluminum wire on glass. Observed the resistance to decrease in 45mA, may be the contact was perfectly between Au surface and ITO after temperature increasing. The resistances of NCF of COG were above 109Ω all accorded with reliability range after 85 oC 85% humidity and 30V or 40V bias test. The resistance of NCF sometimes increased and decreased may be cased by NCF absorbing vapor or the resistance of measurement is higher than instrumental analysis. Therefore the increase or decrease of resistances of NCF was caused possibility by

誌謝

感謝陳智老師這兩年來，一路的指導與教誨，帶領我進入一個更高的領域。 不斷磨練與提升我分析與思考的能力；給予我出國參加國際會議的機會，讓我見 識到來自各國頂尖人才的見解與作品；更感謝老師查經班的一切啟發，無論是人 生觀抑或為人處世的態度。這一切我將銘記在心，並由衷的感激！感謝 ITRI 電 光所和TTLA 給於我的磨練、試片以及實驗器材上的協助，讓我的研究得以成形。 兩年的研究實驗路程，一路充滿的，是孤單、寂寞，卻又不失溫暖！真心的 向實驗室所有的同學道謝，因為他們給予的溫暖力量，才讓我有完成它的動力。 感謝: IR、X-Ray 以及長榮大學長聖翔，教我待人更加圓滑、英文報告上的指導； SEM 大學長慶榮，儀器上的指導和幫助；搞笑的書宏學長，表演許多驚奇的動 作；TFT 的鈺庭學長，總是能充實實驗室的檔案；實驗能力超強的程昶學長，給 我基礎能力上的指導和學習；未來的IR、X-Ray 大學長翔耀，伺於我 IR 儀器上 的輔助和心理戰術的應用；貓學姐筱芸，讓我聽到動人心弦的歌聲；超老實的學 長詠湟，跟我分享了許多實驗室裡的生態；模擬王PAPER 製造機大包學長，幫 助我解決很多實驗上的問題、教導我模擬；實驗室龍頭老大健民學長，搞笑功力 讓我甘拜下風；情聖俊宏學長，畢業時還特別送花給我；旺宏大經理佩君學姐， 感謝給我打線上的幫忙；失傳的台北妙人哲誠學長，是開學最照顧我的人；未來 工研院院長順民學長，是唯一能對付書宏學長的男人；未來的材料理論學家阿丸 學長；流淚的感謝你陪我渡過在 ITRI 兩個月的日子，接著感謝我的好同學和陪 我吐露心事、鬥嘴的誠風；搶別人電腦和手把的永昌；電腦和手把被人搶的小憲 憲，幫我折試片的巧手明慧；運動一把罩卻不用保衛國家的旻峰，最後感謝工研 院蘇財、昱瑋、育民、鈞智以及TTLA 的世明經理、省樞、酩堯、國書、超群、 曾毅。謝謝你們給予我的歷練與陪伴，讓我的研究所生活充滿精采的回憶！ 當然還有感謝我的高中同學鍾豪、銘豐、奕勋在假日陪我遊山玩水；昔日的 大學的戰友們，在我心情低落時陪著我殺出一條血路。特別感謝裙襬小姐潤飾了 這篇謝辭！ 然而，最後，也是最大的感恩。無論在物質上、精神上，永遠給我最好、最 支持我的爸爸、媽媽、爺爺、奶奶，因為有你們無限的付出，才能造就現在的我。

目錄

摘要···Ⅰ Abstract···Ⅱ 誌謝···Ⅲ 目錄···Ⅳ 表目錄···Ⅵ 圖目錄···Ⅶ 第一章 簡介···1 1-1電子構裝之功能和層次···1 1-2 LCD產業封裝技術···3 1-3COF、COG與TAB特性比較···7 1-4可靠度測試···9 1-5彈性凸塊（Compliant Bump）···11 1-6研究動機···12 1-7文獻回顧···12 第二章 實驗步驟···23 2-1 COG試片結構···23 2-2實驗內容···23 2-3分析工具···24

第三章 結果與討論···28 3-1六次熱循環後COG彈性凸塊電阻的變化···28 3-2 COG經80oC熱時效後與室溫無通電流凸塊電阻比較···29 3-3 COG室溫瞬間耐電流能力···29 3-4 COG膠材絕緣偏壓測試···30 第四章 結論···49 4-1 COG熱循環可靠度測試···49 4-2 COG 1000小時80oC熱時效可靠度測試···49 4-3 COG 室溫耐電流能力···49 4-4 COG 膠材偏壓測試···50 參考文獻···51

表目錄

表 1、Hitachi Chemical 之 ACF 規格···15 表 2、Sony Chemical之ACF規格···15

表

表33、、各各封封裝裝優優缺缺點點比比較···16較

表 4、各封裝性質比較···17 表3-2（a）時效試片與無時效結果比較···37

圖目錄

圖 1-1、電子封裝技術中的四個層次···18 圖 1-2、晶片封裝中三種不同的電導通方式(a)打線接合、(b)捲帶式自 動接合、(c)覆晶接合···19 圖 1-3、彈性凸塊（Compliant Bump）結構···20 圖 1-4、軟性基板 Reflow 過程橫截面示意圖···21 圖 1-5、1000 次循環後凸塊電組的變化···22 圖 1-6、100oC熱時效 1000 小時後凸塊電組的變化···22 圖 2-1、COG 結構示意圖···26 圖 2-2、梳狀結構（Comb Structure）···27 圖3-1（a）四點量測示意圖···32 圖3-1（b）10mA四點量測彈性凸塊電阻···33 圖3-1（c）20mA四點量測彈性凸塊電阻···33 圖3-1（d）30mA四點量測彈性凸塊電阻···34 圖3-1（e）40mA四點量測彈性凸塊電阻···34 圖3-1（f）50mA四點量測彈性凸塊電阻···35

圖3-1（g）、Hot Stage 100°C IR量測結果···35

圖3-2（a）四點量測示意圖···36

圖3-2（b）80°C熱時效···37

圖3-2（c）時效試片與無時效結果比較···38

圖3-3（a）COG室溫瞬間耐電流能力···39

圖3-3（b）COG 玻璃端鋁導線破壞位置···39

圖3-3（c）COG 室溫瞬間耐電流能力···40

圖3-4（a）、梳狀結構（Comb Structure）···41

圖3-4（b）、0小時30V偏壓初始值 量測結果I-V曲線···42 圖3-4（c）、100小時30V偏壓 量測結果I-V曲線···42 圖3-4（d）、200小時30V偏壓 量測結果I-V曲線···43 圖3-4（e）、300小時30V偏壓 量測結果I-V曲線···43 圖3-4（f）、400小時30V偏壓 量測結果I-V曲線···44 圖3-4（g）、500小時30V偏壓 量測結果I-V曲線···44 圖3-4（h）、0小時40V偏壓初始值 量測結果I-V曲線···45 圖3-4（i）、100小時40V偏壓 量測結果I-V曲線···45 圖 3-4（j）、200 小時 40V 偏壓 量測結果 I-V 曲線···46 圖3-4（k）、300小時40V偏壓 量測結果I-V曲線···46 圖 3-4（l）、400 小時 40V 偏壓 量測結果 I-V 曲線···47 圖 3-4（m）、500 小時 40V 偏壓 量測結果 I-V 曲線···47 圖 3-4（n）、30V 偏壓測試 時間 VS 膠材電阻···48

第一章 簡介

1-1 電子構裝之功能和層次

電 子 構 裝 主 要 的 功 能 有 四 ， 分 別 是 能 量 傳 遞 （Power Distribution）、訊號傳遞（Signal Distribution）、熱散失（Heat Dissipation） 與保護支持晶片（Protection and Support）。

電子構裝又可依與積體電路的遠近，分成幾種不同的層次如圖 1-1 所示：第一層次的構裝（First Level Packaging），又稱為晶元層次 的構裝（Chip Level Packaging），為積體電路晶片與構裝結構組合形 成模組（Electronic Module）的製程，其第一層次的構裝包涵了晶片 黏著（Die Attach）、連線（Interconnect）與密封（Sealing）等製程。 第二層次的構裝（Second Level Packaging），則是指將經第一層次構 裝與其他的電子元件組合於電路板上，形成電路卡或電路板；在第二 層次構裝中，最常見的考量是印刷電路板的製作及模組元件與電路板 的組裝技術，如插件式技術（Pin Through Hole, PTH）與表面黏著技 術（Surface Mount Technology, SMT）。第三層次構裝（Third Level Packaging）與第四層次構裝（Fourth Level Packaging），是指將電路 板與電路卡組合，形成次系統與系統的製程。

電子構裝第一層次的構裝（Chip Level Packaging）中，晶片與基 板間的電路導通方式主要可分為：打線接合（Wire Bonding, WB）、

捲帶式自動接合（Tape Automatic Bonding, TAB）與覆晶接合（Flip Chip Bonding, FC）如圖 1-2 所示，分別簡述如下： (1)打線接合： 打線接合是最早亦為目前應用最廣的技術，此技術首先將晶片固定於 導線架或基板上，再以細金屬線將晶片上與導線架或基板上的銲墊 （Pad）相連接。而隨著近年來其他技術的興起，打線接合技術正受 到挑戰，但由於打線接合技術之簡易性及便捷性，加上長久以來與之 相配合之機具、設備及相關技術皆以十分成熟，因此短期內打線接合 技術仍不大會為其他技術所淘汰。 (2)捲帶式自動接合： 捲帶式自動接合技術首先於 1960 年代由通用電子（General Electric, GE）提出。捲帶式自動接合製程，即是將晶片與在高分子捲帶上的 金屬電路相連接。而高分子捲帶之材料則以聚亞醯胺（Polyamide） 為主，捲帶上之金屬層則以銅箔使用最多。捲帶式自動接合具有厚度 薄、接腳間距小且能提供高輸出/入接腳數等優點，十分適用於需要 重量輕、體積小之IC 產品上。 (3)覆晶接合： 覆 晶 式 接 合 為 IBM 於 1960 年 代 中 開 發 的 控 制 崩 潰 晶 片 接 合 （Controlled Collapse Chip Connect, C4）技術而成。其技術乃於晶粒

之銲墊上生成銲錫凸塊（Solder Bump），並於基板上生成與晶粒銲錫 凸塊相對應之接點，接著將翻轉之晶粒對準基板上之接點將所有銲點 接合，其優點具有最佳構裝效益（Packing Efficiency）、最短連線長度、 最佳電氣特性、最高輸出/入接點密度且能縮小構裝尺寸，增加可靠 度，已被看好為未來極具潛力之封裝方式。

1-2 LCD 產業封裝技術

近年來由於電子產品要求輕、薄、短、小，電子封裝之高速、高 腳數、細線路化及高可靠度的要求及可大量生產等特性即成為電子封 裝產業的主流。玻璃基板上構裝之覆晶技術（Chip on Glass，COG） 係將晶片翻轉後置於玻璃基板上黏著，因此這幾年被廣泛應用在 LCD 面板驅動 IC 封裝主要連接技術等高科技產業【1】。目前 LCD 產 業 驅 動 IC 的 封 裝 主 要 有 三 種 方 法 ， 捲 帶 式 自 動 接 合 （ Tape Automated Bonding，TAB）、玻璃基板晶片（Chip on Glass，COG）、 可撓式基板晶片（Chip on Film，COF）。其中以 TAB 型式之構裝 最為普遍，但 COG 已有逐漸超越的趨勢，目前大部分的封裝方式大 都採用傳統的 TAB 形式，傳統的 TAB 構裝技術必須經過內、外引 腳接合、封膠、測試後才可組裝成 TCP（Tape Carrier Package），其 內引腳距可達50微米（Micrometer，μm），而外引腳可達60~80 μm，

其體積與重量已不符合目前的輕量化及小體積的需求。至於 COG 構 裝技術，由於只要於裸晶上長出凸塊（Bump）即可使用，因此 COG 的最大好處就是構裝材料少、製程簡單（相較於TAB）以及低成本且 腳距可達40 μm。近年來，COF 在電子產業方面被認為是一個理想的 應用，因為可撓性基板相較於玻璃基板更薄、更易彎曲且不易破碎。 COG 或 COF 的製程是覆晶（Flip Chip）技術的一種，就是將晶片 直接對準玻璃基板上的電路壓合，藉由其他中間材料之黏結達成導 電。一般來說其中間材料分成三個類型：

1.ICA 膠型態。其主要在環氧樹脂中散佈微小的導電顆粒，在 IC 的 凸塊上披覆此膠。

2.異向性導電膠（Anisotropic Conductive Adhesive, ACA）及 ACF 膠 型態，其主要是在材料中添加金屬球或是樹脂球表面鍍上金，具有 彈性變形的性質，凸塊與電極間電訊藉由導電球導通。 異向性導電膠又可分為兩種架構如下: a. Hitachi Chemical的架構 為了降低橫向導通的機率，Hitachi 使用了兩個方法，其一是導 入兩層式結構，兩層式的 ACF 產品上層不含導電粒子而僅有絕緣膠 材，下層則仍為傳統 ACF 膠膜結構。透過雙層結構的使用，可以降

低導電粒子橫向觸碰的機率。然而，雙層結構除了加工難度提高之 外，由於下層 ACF 膜的厚度須減半，導電粒子的均勻化難度也提高。 目前，雙層結構的 ACF 膠膜為 Hitachi Chemical 的專利。除了 雙層結構之外，Hitachi 也使用絕緣粒子，將絕緣粒子散佈在導電粒 子周圍。當金凸塊下壓時，由於絕緣粒子的直徑遠小於導電粒子，因 此絕緣粒子在垂直壓合方向不會影響導通；但在橫向空間卻有降低導 電粒子碰觸的機會【2】。Hitachi Chemical 之 ACF 規格如表1【3】。

b.Sony Chemical的架構 Sony Chemical 的方法是在導電粒子的表層吸附一些細微顆粒之 樹脂，目的在使導電粒子的表面產生一層具絕緣功能的薄膜結構。此 結構的特性是，粒子外圍的絕緣薄膜在凸塊接點熱壓合時將被破壞， 使得垂直方向導通；至於橫向空間的導電粒子絕緣膜則將持續存在， 如此即可避免橫向粒子直接碰觸而造成短路的現象。 Sony架構的缺點是，當導電粒子的絕緣薄膜在熱壓合時若破壞不 完全，將使得垂直方向的接觸電阻變大，就會影響 ACF 的垂直導通 特性。目前該結構的專利屬於 Sony Chemical。 除了上述以結構改良的方式來避免橫向絕緣失效以外，透過導電 粒子的直徑縮小也可達成部分效果。導電粒子的直徑已從過去12μm

一路縮小至目前的3μm，主要就在配合Fine Pitch的要求。隨著粒徑的 縮小，粒徑及金凸塊厚度的誤差值也必須同步降低，目前粒徑誤差值 已由過去的±1μm降低至±0.2μm。 隨著驅動IC細腳距的要求，金凸塊的最小間距也持續壓低，目前 凸塊廠商已經可以做到20μm左右的凸塊腳距。20μm的腳距已使 ACF 橫向絕緣的特性備受挑戰，Fine Pitch的技術瓶頸壓力似乎已經落在 ACF 膠材的身上【2】。Sony Chemical 之 ACF 規格如表2【4】。

3.NCA 膠型態，其電訊導通靠凸塊與電極直接接觸【5】【6】。 NCA 型 態 的 COG 構 裝 技 術 亦 即 所 謂 的 微 凸 塊 技 術 乃 由 Hatada 等人於1988年首度提出。此方法提供覆晶技術對於微隙間距 一個可行又簡單的方法。由於其本身的結構較簡易、成本低且可再造 /修補及實現高密度構裝，因此漸漸地逐漸取代可能污染環境的鉛錫 類型構裝技術。NCA 型態的 COG 構裝由於電流是透過整個凸塊表 面直接與電極接觸，凸塊與電極之間是靠著膠材接合，所以為物理式 接合，因此接觸電阻會遠大於以往的鉛錫類型的構裝，金屬凸塊可應 用標準的電鍍製程將金合金（Gold Alloy，Au）電鍍於晶圓上【7】。

1-3 COF、COG 與 TCP 特性比較

這些封裝方式在不同產品領域的市場佔有率互有所消長，主要 原因在於封裝技術特性的不同，各封裝技術有其優缺點所致。例如 TCP 封裝方式因其發展時間較久，技術較為成熟、良率佳，但當因應 高腳數細間距要求時，懸空之引腳強度無法支撐，容易變形，不易與 IC 結合，因此 TCP 方式無法對應細間距的趨勢，且其捲帶基材成本 雖便宜，但因TCP 製程步驟多，使 TCP 封裝完成後整體成本反而高 於其他封裝方式。 而由於 COF 封裝結構不需形成元件孔，直接接合於捲帶上之引 腳強度相對較佳，因此可達到較 TCP 更好的細間距結果，並因封裝 使用軟性基材，可撓性較佳，更因減少了黏著劑的變因，使其在尺寸 安定、密度線路需求及耐燃性、環保上有較好表現，不過，相對COF 基材的成本也比較高。COF 製程不須開孔的特性，原則上也使捲帶 上具有較多空間可乘載原放置於印刷電路板（Printed Circuit Boards； PCB）上之被動元件等，有機會成為多功能的整合型晶片組，但目前 實務上廠商並無於COF 捲帶上安置多餘元件的情形。

直接封裝於面板玻璃上的 COG 技術，減少了捲帶的使用及內外 引腳接合技術，因此在成本上較低，製程也較容易；COG 方式若不 考量中間與面板玻璃接合劑的因素及貼合對位的困難性，理論上因凸

塊引腳與玻璃基板為半導體製程技術，使 COG 相較於其他封裝方式 具有更可微間距化的機會。 但 COG 方式仍有些問題待克服，首先在於 COG 封裝不易重工 （Re-Work），運用在大尺寸 LCD 封裝上，風險太大，第二為與 TCP 或COF 相比，COG 所佔面板玻璃的封裝區域大，一般稱為所需額緣 較大，這會使同尺寸玻璃用 COG 方式時，面板顯示面積較小；另一 問題為 IC 與玻璃的膨脹係數不同，在高溫接合下易產生翹曲現象， 易引起Mura【8】，在大尺寸下此現象尤其明顯，各封裝性質及優缺 點的比較如（表3）（表 4）【9】。 驅動 IC 目前正朝向低封裝厚度、高腳數封裝的要素前進，在厚 度比較方面，COG 因少掉基材、銅箔等，使其封裝完成的厚度最薄， 符合未來產品輕、薄之需求；提高封裝腳數使晶粒間的接點必須縮 小，因此在腳數封裝比較中，COG 技術最有可能製造最小間距，達 到高腳數的效果，但因COG 細間距下，接合困難、接著劑產生的變 因等致使良率不佳，因此業者目前一般COG 封裝接合間距仍以 60μm 為主；評估封裝結果及良率因素，考量大部分TCP 封裝廠也同時擁 有COF 封裝技術之下，使得單以比較厚度、間距，其中排名第二的 COF 技術，被認為在大尺寸封裝中短期內最有發展機會【10】。

依成本及價格考量，單以封裝成本比較，COF 捲帶基材成本雖 較高，但 TCP 因製程複雜，製程材料成本等加總後，反使 COF 封 裝比 TCP 封裝成本減少二成左右，而市場上 TCP 與 COF 封裝後 的驅動 IC 價格相同，也可知 COF 封裝利潤較高；COG 封裝不需 捲帶可省封裝成本七成左右，使驅動 IC 售價約便宜三成【【77】，因】 此各家面板廠目前在 IC 封裝上已嘗試儘量使用 COG 製程。

1-4 可靠度測試

可靠度試驗乃在高度壓縮時間內，模擬實際使用環境下做測試， 建立量化使用壽命的評估模式，從加速因數及其結果，估算出產品壽 命週期，同時由測試結果的破壞模式、位置及機制著手，進而改善材 料或製程等參數，最終能獲得一高可靠度的產品。 造成元件可靠度不佳的失效機制，可能由化學、物理、機械或熱 處理所導致; 在電子構裝的失效機制通常以是否有促使加速歸類，可 分為加速發生失效以及自然損耗失效。作為可靠度加速測試中的破壞 性環境因數，大致可分成五類︰機械、溫度、電性、化學性及輻射， 可以個別以單獨或互相加成性破壞模式，展現於構裝結構特定材料及 部位上。測試方法包括高溫儲存試驗（High Temperature Storage Test）、溫度循環試驗（Temperature Cycling）、熱衝擊試驗（Thermal

Shock）及恆溫恆溼試驗（Temperature / Humidity Test），簡述如下： （1）高溫儲存試驗： 高溫儲存試驗常用於判斷電子元件在長期高溫作用下構裝元件 劣化狀態，通常測試方式為在未加電壓狀態下進行150℃/1000 小時 的烘烤。常見的失效機制為介金屬化合物異常成長，導線短路斷路及 鈍化層破裂等問題。 （2）溫度循環試驗： 溫度循環試驗主要利用構裝結構不同材料熱膨脹係數差異，加強 其因溫度快速變化所產生的熱應力對元件造成之劣化影響。測試溫度 升降多以在單一槽內以冷熱空氣循環加熱或冷卻方式達成，整體熱傳 效率較低。由於停留時間較長（10～15分鐘），構裝結構材料則會發 生潛變（Creep）及應力鬆弛（Stress Relaxation）現象，顯現出失效 模式可能與熱衝擊測試稍有差異，但仍究集中於封膠脫層、晶片脆 裂、金線脫離及底膠脫層等類似問題。 （3）熱衝擊試驗： 熱衝擊試驗與溫度循環試驗類似，用以評估封裝抵抗急遽升溫、 降溫、熱漲冷縮所造成之機械應力對構裝元件的可靠度影響。相較於

循環試驗約5～7分鐘，其條件更為嚴苛，實驗時間亦較短，破壞方式 大致上與溫度循環試驗相似。 （4）恆溫恆濕試驗： 恆溫恆濕試驗用於評估半導體封裝在穩定狀態濕氣環境下之可 靠度。高溫高濕（85℃/85RH）環境加速濕氣自膠體或膠體/導線架間 介面滲入構裝體內。當元件處於濕氣的環境下，可能造成機械性質改 變、電性及熱性質的劣化、金屬的氧化或腐蝕、加速化學反應等。

1-5 彈性凸塊 （Compliant Bump）

為了解決 Fine Pitch、Low Cost 及 ACF 容易造成短路現象。開 發了一種低應力玻璃覆晶接合技術彈性凸塊（Compliant Bump）結合 非導電性膠膜 NCF 膠材，取代現行之 Au Bump 搭配 ACF 膠材之 COG 技術。關鍵技術在於 NCF 膠材與彈性凸塊的開發。NCF 膠材 方面；主要利用 ACF 膠材，將膠材中的導電粒子去除，在經由調配 即可獲得 NCF 膠材。彈性凸塊方面:其凸塊結構主要由 PI Bump 和 Au 所組成，也就是在 PI Bump 上覆蓋一層 Au 薄膜，以達到與玻 璃線路導通。簡單而言就是將長有彈性凸塊之 IC 透過 NCF 膠膜直 接與玻璃基板之 Pad 進行接合，橫截面結構示意圖如圖 1-3，以達到

先將上膜（Cover Film）撕去，將 NCF 膠膜貼附至 Substrate 的電 極上，再把另一層 PET 底膜 （Base Film） 也撕掉。在精準對位後 將上方物件與下方板材壓合，經加熱及加壓一段時間後使絕緣膠材固 化，最後形成垂直導通、橫向絕緣的穩定結構。

1-6 研究動機

過去的研究裡，COG 的接合大部分都使用 ACF 導電膠【11】 【12】，並未有人使用 ACF 做 COF 的接合以及 NCF 應用在 COG 上的接合，尤以 COG 的晶片是使用彈性凸塊與玻璃基板端做物理性 接合。顯示器的使用上會因為環境的溫度、持續長時間的使用以及使 用上必須開啟或關閉，會讓 IC 暴露在低溫與高溫的熱循環以及長時 間高溫的環境裡，本實驗會測試 COF 在室溫環境中耐電流的能力， 以及做破壞位置的橫截面觀察，COG 在熱循環的環境以及高溫持續 通電流的環境下，其彈性凸塊的電阻變化。

1-7 文獻回顧

以往已有人研究過與本實驗不同接合材料軟性基板的可靠度測 試，Chip 端 UBM 的材料為 Ti (50 μm)，Cu (1 μm) 和 Au (50 μm)， 凸塊的部份為100μm × 100μm 高度為 20μm 的純錫，使用 Polyether

合使用 NCA 膠材經過 270 秒固化，結構示意圖如圖 1-4 所示【13】， 由於 Sn 與 Cu 會反應生成 Cu6Sn5 和 Cu3Sn1 兩種介金屬化合物 【14】~【16】，此次實驗使用四點量測測量單一凸塊的電阻，其平均 電阻約15mΩ，兩種可靠度的測試條件分別為: a. 熱循環測試，0~100oC 升溫降溫為一循環，在 100oC 會停留 11 分 鐘，每一個循環所需的時間為30 分鐘，每格 100 次循環量測一次 凸塊電組，歷經1000 次循環後的結果如圖 1-5【13】。 b. 熱時效測試，100oC 持溫 1000 小時後觀察凸塊電組變化，結果如 圖1-6【13】。 定義破壞的凸塊電阻為大於 100mΩ，由結果可以得知此試片經 過兩種可靠度測試之後電阻都約在12~15 mΩ 之間，可以在初始的部 份觀察到電阻有下降的趨勢，作者對此部分做了三種假設來解釋下降 的原因【13】: （1） 熱循環和熱時效初始的階段 NCA 膠材會有 postcuring 的現 象，造成膠材收縮，使 Sn 凸塊與 Pad 接合更好，更易擴散形 成介金屬化合物。 （2） 由於 Sn 是使用電鍍製程，會存在許多空孔和差排，這些缺陷 會使電子通過時造成散射使電阻上升，在經過初期的熱時效或 熱循環之後，100oC 大概是 0.7 倍 Sn 熔點的絕對溫度，所以會

發生回覆、再結晶，使 Sn 內的空位濃度和差排密度下降，造 成電阻下降。 （3） 初期 Reflow 之後介面的部分大都是 Cu6Sn5 和少量的 Cu3Sn1，經過初期可靠度測試之後，大量的 Cu6Sn5 可能會形成 Cu3Sn1 ，過去的文獻可以知道 Cu6Sn5 和Cu3Sn1 的電阻率分別 為17.5 μΩ．cm 和 8.9μΩ．cm【17】，所以如果大量的形成 Cu3Sn1 會使電阻有下降的趨勢。

表1、Hitachi Chemical 之 ACF 規格

表 表33、、各各封封裝裝優優缺缺點點比比較較 封裝方式 優點 缺點 TCP _{z 技術成熟 z 無法達到未來細間距要求} z 製程較複雜 z 完成的驅動 IC 成本高 COF _{z 可撓性佳} z 可細線化 z 可結合主被動元件 z 基材成本高 COG _{z 成本低} z 簡化製程 z 可達 Fine Pitch 要求 z 不易重工(Re-work) z 易有 Mura 與額緣大的問題

表4、各封裝性質比較 項目 TCP COF COG 基材種類 PI 膜 (3 層) PI 膜 (2 層) - 基材厚度 75μm-125μm 25μm-38μm - 銅箔厚度 18μm 8-9μm - 封裝完成厚度 600μm-1000μm 400μm-700μm 200μm 凸塊接合間距 45μm 38μm-40μm 20μm-30μm 線路間距 40μm 35μm -

封裝成本預估 USD0.41 USD0.35 USD0.11 驅動 IC 價格 預估 Source IC USD1.2 Gate IC USD0.95 Source IC USD1.2 Gate IC USD0.95 Source IC USD0.8 Gate IC USD0.65

圖1-2、晶片封裝中三種不同的電導通方式(a)打線接合、(b)捲帶式自 動接合、(c)覆晶接合

(a)

(b)

Si Al TiW Au Si₃N₄ Si3N4 Si₃N₄ TiW Al Au ITO 絕緣 膠材 Mo MoAl Glass PI PI TiW TiW 圖 1-3、彈性凸塊（Compliant Bump）結構

圖1-5、1000 次循環後凸塊電組的變化

第二章 實驗步驟

2-1 COG 試片結構

COG 做熱循環及偏壓測試的晶片端鋁寬度約 28μm、厚度 0.8μm， 彈性凸塊部份為長104μm、寬 22μm、高 10μm 的 Polyimide (PI) 上鍍 上一層 TiW 及 300nm 的金，玻璃基版端為 Mo/Al/Mo/ITO 的結構， Mo 寬 16μm、厚 0.05μm，Al 寬 22μm、厚 0.1μm，ITO 寬 22μm、厚 0.1μm，彈性凸塊的 pitch 為 30μm。COG 橫截面示意圖如圖 2-1。 另一做60oC/40mA 及 80 oC 熱時效測試的 COG 的試片 PI 的長度 為22μm、寬度 15μm、高度為 10μm，彈性凸塊的 pitch 為 20μm，其 餘UBM 的部份與上述相同。

2-2 實驗內容

COG 可靠度測試，熱循環溫度條件 30oC～110oC，量測電流 10mA ～40mA，每隔 20 oC 使用四點量測凸塊電阻，量測電流間隔 10mA， 定義四點量測凸塊電阻大於5Ω 為破壞。另一可靠度測試為量測 COG 室溫瞬間耐電流能力，每間隔 5mA 四點量測一次凸塊電阻，間隔時 間 5 分鐘，儀器設定電阻大於 1000Ω 為破壞，並且觀察破壞位置。 高溫熱時效測試條件80 oC 熱時效 1000 小時，每隔 100 小時觀察單一 凸塊電阻變化率，並且與未任何時效的凸塊在歷經相同時間做比較，

定義四點量測凸塊電阻大於5Ω 為破壞。偏壓測試將梳狀結構（Comb Structure）如圖 2-2 間保持 30V 或 40V 的偏壓並且在 85 oC 和 85%濕 度的環境下，使每一對凸塊之間保持高電場的情況之下歷經500 小時 後，每隔100 小時量測一次梳狀結構絕緣膠材的電阻，量測方式為使 用 HP4156 外加 0V 到 100V 的偏壓進行量測電流，定義膠材電阻大 於109Ω 為破壞。

2-3 分析工具

本實驗所使用的 SEM 為 JEOL 6100。SEM 中電子束和試片作 用，會將傳導能帶（Conduction Band）的電子擊出，此即為二次電子 （Secondary Electrons），其能量約 < 50eV。由於是低能量電子，所 以只有在距離試片表面約 50~500Å 深度範圍內所產生之二次電子， 才有機會逃離試片表面而被偵測到。由於二次電子產生的數量，會受 到 試 片 表 面 起 伏 狀 況 影 響 ， 所 以 利 用 二 次 電 子 影 像 （Secondary Electron Image, SEI）觀察出試片表面之形貌特徵。

另使用紅外線熱相儀（Infrared microscope, IR）偵測物質的溫度 分佈曲線。IR 的原理為應用所有物體都發出紅外線能量，物體越熱， 其分子就愈加活躍，它所發出的紅外能量也就越多。位於紅外線溫度 計內的光學設備，可以收集物體輻射的紅外能量並將能量聚集於檢測

器上。

HP4156 量測超微小電流，其最佳解析度視探針漏電流程度而 定，通常可量測到Pico Ampere ， 最大輸出功率為 2W。

圖2-1、COG 結構示意圖 Si Al TiW Au Si3N4 Si3N4 Si3N4 TiW Al Au ITO 絕緣 膠材 Mo MoAl Glass PI PI TiW TiW

Comb Structure

+V

0V

Al

共150個並聯

-+

+

+

-圖 2-2、梳狀結構（Comb Structure）

第三章 結果與討論

3-1 六次熱循環後 COG 彈性凸塊電阻的變化

利用四點量測圖 3-1（a）確實得知中心單一彈性凸塊電阻的變化 量，經過六次升溫降溫後的結果如圖3-1（b）、圖3-1（c）、圖3-1（d）、 圖3-1（e），經過六次熱循環後，電阻約從 1.6Ω 上升到 2.1 Ω 左右， 上升幅度很小，中間電阻起伏不定原因為PI 與 Gold 熱膨脹差異所造 成的，在第六次降溫後，電阻並未超過 5Ω（業界定義超過 5Ω 為破 壞），這個試片可通過耐熱循環測試，電阻上升及下降的情況又可分 為可回復與不可回復的部份圖3-1（f）使用 50mA 高電流測試經過兩 次循環後更明顯，可回覆為上升量等於下降量，原因可能為 PI 經溫 升膨脹後，暫時造成金表面與 ITO 接觸變差，降溫後又回覆到原本 的接著情形，在不可回覆的情況，可能在溫升後由於金與 ITO 表面 接觸變差，造成更嚴重的Temperature. Coefficient of Resistance（TCR） 效應導致周圍的膠材 curing，膠材 curing 的溫度約 120oC 左右，如 圖 3-1（g）使用 IR 在 Hot Stage 為 100oC 的情況下所量測的結果 50mA 約溫升 16oC 左右，使降溫回來無法回覆到起始的電阻又或者 是溫升之後超過膠材玻璃轉化溫度熱膨脹係數瞬間上升使金與 ITO 接合能力下降，當降溫之後由於是靠著物理性接合所以可能與原本接 合的位置不同因此電阻上升。

3-2 COG 經 80

o

C 熱時效後與室溫無通電流凸塊電阻比較

相同的利用更準確的四點量測圖 3-2（a），由於量測上會多量到 周圍鋁導線的電阻約0.9Ω，隨後的數值都會將這多餘的鋁導線電阻 扣除來得知確實的凸塊電阻，經過約1000 小時時效後結果如圖 3-2 （b），與無任何時效試片比較結果如圖表 3-2（a）、圖 3-2（c），由於 大部分的電阻貢獻來自接觸電阻，因為接面為物理性接合，未時效的 試片經過1000 小時後電阻就上升 65%左右，完全是因為 PI 具彈性在 壓合之後又會回彈造成接觸電阻上升，因此把回彈造成的電阻上升扣 除之後就可能是熱時效造成的效應，此處的電阻上升可能就由於熱造 成周圍膠材的劣化而導致。由表3-2（a）可以發現到初始電阻越小的 上升程度也越大這種趨勢，可能是電阻越小的試片所受到的壓應力越 大，PI 回彈的程度也越大，因此金與 ITO 接合的地方也會便更差。

3-3 COG 室溫瞬間耐電流能力

四點量測示意圖如圖3-1（a）所示，量測結果如圖 3-3（a），其 最高可承受約65mA 的電流，破壞位置如圖 3-3（b），破壞的原因並 非電遷移所導致，由於玻璃端鋁導線太細，在高電流密度的情況下會 有很嚴重的焦耳熱效應，造成鋁線瞬間燒斷。如果將圖3-3（b）最後 65mA 與 70mA 的兩個點拿掉如圖 3-3（c），可以發現中間約 45mA

開始到55mA 電阻有下降的趨勢，對於此現象提出兩種推測:

（a）引用過去的 COF 的文獻【13】，在 45mA 凸塊由於 TCR 效應 造成的溫升使得膠材開始 postcuring 收縮，由於金凸塊表面與 ITO 是物理性接合當膠材開始固化收縮會使接觸更好接觸面積更大，因此 電阻下降。 （b）由於 PI 與金熱膨脹係數的差異在製程完成後，金表面會因為 PI 的膨脹與收縮造成表面不平整，所以金與 ITO 並非完美接合，在 45mA 電流造成的升溫使 PI 膨脹後，可能會使金與 ITO 接觸更好， 因此電阻下降。

3-4 COG 膠材絕緣偏壓測試

對於梳狀結構如圖 3-4（a）0~500 小時 30V 及 40V 偏壓在高溫 高濕（85oC 85%濕度）環境測試後在大氣環境底下使用 HP4156 量測 結果如圖3-4（b）~ 3-4（m），圖中可以看到量測的電流有正負兩條 曲線，這是因為電流在通過兩個探針有進跟出兩種方向，整個迴路是 一個串聯的結構所以量測到的正負電流的曲線越對稱表示越準確，將 I-V 曲線換成電阻對時間的曲線如圖 3-4（n）3-4（o），每一點電阻的 計算為取圖3-4（b）~ 3-4（m）中正電流 30V 和 40V 的斜率為電阻 值，兩種偏壓的測試結果都可以看到電阻有下降上升起伏不定的趨

勢，原因可能為膠材在吸收水分之後造成電阻下降，隨後又有上升的 情況可能為當時量測的環境較乾燥使膠材內的水分減少，所以電阻又 回復到將近初始值，又或者是電阻值已經在儀器的解析度範圍外因此 量測到的起伏不定可能是儀器的干擾所致。膠材的電阻大都在 1010~1014Ω 之間的高電阻大於 109因此這種膠材結構可通過可靠度測 試。

V

I

I

V

R

Al

Compliant Bump

Al

圖3-1（a）四點量測示意圖

10mA

20 30 40 50 60 70 80 90 100 110 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 Bump R e sis tan ce( Ω )

Chip Surface Temperature(oC)

1st Ramping 1st Cooling 2nd Ramping 2nd Cooling 3rd Ramping 3rd Cooling 4th Ramping 4th Cooling 5th Ramping 5th Cooling 6th Ramping 6th Cooling 圖3-1（b）10mA四點量測彈性凸塊電阻

20mA

20 30 40 50 60 70 80 90 100 110 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 Bump R e sis tan ce( Ω )

Chip Surface Temperature(oC)

1st Ramping 1st Cooling 2nd Ramping 2nd Cooling 3rd Ramping 3rd Cooling 4th Ramping 4th Cooling 5th Ramping 5th Cooling 6th Ramping 6th Cooling 圖3-1（c）20mA四點量測彈性凸塊電阻

30mA

20 30 40 50 60 70 80 90 100 110 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 Bump R e sis tan ce( Ω )

Chip Surface Temperature(oC)

1st Ramping 1st Cooling 2nd Ramping 2nd Cooling 3rd Ramping 3rd Cooling 4th Ramping 4th Cooling 5th Ramping 5th Cooling 6th Ramping 6th Cooling 圖3-1（d）30mA四點量測彈性凸塊電阻

40mA

20 30 40 50 60 70 80 90 100 110 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 Bump R e sis tan ce( Ω )

Chip Surface Temperature(oC)

1st Ramping 1st Cooling 2nd Ramping 2nd Cooling 3rd Ramping 3rd Cooling 4th Ramping 4th Cooling 5th Ramping 5th Cooling 6th Ramping 6th Cooling

10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 B u m p R e s ist a n ce ( Ω )

Chip Surface Temperature(oC) 1st Ramping 1st Cooling 2nd Ramping 2nd Cooling 圖3-1（f）50mA四點量測彈性凸塊電阻 5 10 15 20 25 30 35 40 45 50 55 60 65 0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 Te m p era tur e In c rease Δ T ( O C)

V

V

I

I

V

V

I

I

0.75Ω

2 × 10-5 _cm 1.9 × 10-3_cm 9.05 × 10-3 _cm 2 × 10-5 _cm 1.6 × 10-3_cm 1.5 × 10-3_cm

0.15Ω

0.75Ω

2 × 10-5 _cm 1.9 × 10-3_cm 9.05 × 10-3 _cm

0.75Ω

0.75Ω

2 × 10-5 _cm 1.9 × 10-3_cm 9.05 × 10-3 _cm 2 × 10-5 _cm 1.9 × 10-3_cm 9.05 × 10-3 _cm 2 × 10-5 _cm 1.6 × 10-3_cm 1.5 × 10-3_cm 2 × 10-5 _cm 1.6 × 10-3_cm 1.5 × 10-3_cm

0.15Ω

0.15Ω

圖3-2（a）四點量測示意圖

-100 0 100 200 300 400 500 600 700 800 900 1000 1100 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4 1.5 1.6 實驗組4 實驗組5 Bump Resistanc e( Ω ) Aging Time(hrs) 圖3-2（b）80°C熱時效 表3-2（a）時效試片與無時效結果比較 1.02Ω 上升率 (39.73%) 0.99Ω 上升率 (57.14%) 1.42Ω 上升率 (94.52%) 1.19Ω 上升率 (147.92%) 800小時 1.18Ω 上升率 (61.64%) 1.07Ω 上升率 (69.84%) 1.52Ω 上升率 (108.22%) 1.26Ω 上升率 (162.50%) 1000小時 0.91Ω 上升率 (24.66%) 0.83Ω 上升率 (31.75%) 1.12Ω 上升率 (53.42%) 0.89Ω 上升率 (85.42%) 400小時 0.97Ω 上升率 (32.88%) 0.91Ω 上升率 (44.44%) 1.26Ω 上升率 (72.60%) 1.08Ω 上升率 (125.00%) 600小時 0.81Ω 上升率 (10.96%) 0.68Ω 上升率 (7.94%) 0.81Ω 上升率 (10.96%) 0.70Ω 上升率 (45.83%) 200小時 0.73Ω 實驗組5 0.48Ω 實驗組4 0.73Ω 對照組7 0.63Ω 0小時 對照組6 1.02Ω 上升率 (39.73%) 0.99Ω 上升率 (57.14%) 1.42Ω 上升率 (94.52%) 1.19Ω 上升率 (147.92%) 800小時 1.18Ω 上升率 (61.64%) 1.07Ω 上升率 (69.84%) 1.52Ω 上升率 (108.22%) 1.26Ω 上升率 (162.50%) 1000小時 0.91Ω 上升率 (24.66%) 0.83Ω 上升率 (31.75%) 1.12Ω 上升率 (53.42%) 0.89Ω 上升率 (85.42%) 400小時 0.97Ω 上升率 (32.88%) 0.91Ω 上升率 (44.44%) 1.26Ω 上升率 (72.60%) 1.08Ω 上升率 (125.00%) 600小時 0.81Ω 上升率 (10.96%) 0.68Ω 上升率 (7.94%) 0.81Ω 上升率 (10.96%) 0.70Ω 上升率 (45.83%) 200小時 0.73Ω 實驗組5 0.48Ω 實驗組4 0.73Ω 對照組7 0.63Ω 0小時 對照組6

0 200 400 600 800 1000 0 50 100 150 200 250 ( Δ R/ R 0 )X100 % Time(hrs) 實驗組4 實驗組5 對照組6 對照組7 圖3-2（c）時效試片與無時效結果比較

0 10 20 30 40 50 60 70 0 5 10 15 20 25 30 35 B ump R es istanc e ( Ω )

Applied Current (mA)

Comb Structure

+V

0V

Al

共150個並聯

-+

+

+

-圖3-4（a）、梳狀結構（Comb Structure）

-10 0 10 20 30 40 50 60 70 80 90 100 110 3.00E-009 2.50E-009 2.00E-009 1.50E-009 1.00E-009 5.00E-010 0.00E+000 -5.00E-010 -1.00E-009 -1.50E-009 -2.00E-009 -2.50E-009 -3.00E-009 Cur re n t( A) Voltage(V) 圖3-4（b）、0小時30V偏壓初始值 量測結果I-V曲線 -10 0 10 20 30 40 50 60 70 80 90 100 110 5.00E-007 4.50E-007 4.00E-007 3.50E-007 3.00E-007 2.50E-007 2.00E-007 1.50E-007 1.00E-007 5.00E-008 0.00E+000 -5.00E-008 -1.00E-007 -1.50E-007 -2.00E-007 -2.50E-007 -3.00E-007 -3.50E-007 -4.00E-007 -4.50E-007 -5.00E-007 Cur re n t( A) Voltage(V)

-10 0 10 20 30 40 50 60 70 80 90 100 110 4.00E-007 3.50E-007 3.00E-007 2.50E-007 2.00E-007 1.50E-007 1.00E-007 5.00E-008 0.00E+000 -5.00E-008 -1.00E-007 -1.50E-007 -2.00E-007 -2.50E-007 -3.00E-007 -3.50E-007 -4.00E-007 Cur re n t( A) Voltage(V) 圖3-4（d）、200小時30V偏壓 量測結果I-V曲線 -10 0 10 20 30 40 50 60 70 80 90 100 110 4.00E-008 3.50E-008 3.00E-008 2.50E-008 2.00E-008 1.50E-008 1.00E-008 5.00E-009 0.00E+000 -5.00E-009 -1.00E-008 -1.50E-008 -2.00E-008 -2.50E-008 -3.00E-008 -3.50E-008 -4.00E-008 Cur re n t( A) Voltage(V)

-10 0 10 20 30 40 50 60 70 80 90 100 110 6.00E-010 5.00E-010 4.00E-010 3.00E-010 2.00E-010 1.00E-010 0.00E+000 -1.00E-010 -2.00E-010 -3.00E-010 -4.00E-010 -5.00E-010 -6.00E-010 Cur re n t( A) Voltage(V) 圖3-4（f）、400小時30V偏壓 量測結果I-V曲線 -10 0 10 20 30 40 50 60 70 80 90 100 110 4.00E-009 3.50E-009 3.00E-009 2.50E-009 2.00E-009 1.50E-009 1.00E-009 5.00E-010 0.00E+000 -5.00E-010 -1.00E-009 -1.50E-009 -2.00E-009 -2.50E-009 -3.00E-009 -3.50E-009 -4.00E-009 Cur re n t( A) Voltage(V)

-10 0 10 20 30 40 50 60 70 80 90 100 110 -2.50E-009 -2.00E-009 -1.50E-009 -1.00E-009 -5.00E-010 0.00E+000 5.00E-010 1.00E-009 1.50E-009 2.00E-009 2.50E-009 C u rrent (A ) Voltage(V) 圖3-4（h）、0小時40V偏壓初始值 量測結果I-V曲線 -10 0 10 20 30 40 50 60 70 80 90 100 110 -2.50E-009 -2.00E-009 -1.50E-009 -1.00E-009 -5.00E-010 0.00E+000 5.00E-010 1.00E-009 1.50E-009 2.00E-009 2.50E-009 C u rrent (A ) Voltage(V)

-10 0 10 20 30 40 50 60 70 80 90 100 110 4.00E-008 3.00E-008 2.00E-008 1.00E-008 0.00E+000 -1.00E-008 -2.00E-008 -3.00E-008 -4.00E-008 C u rrent (A ) Voltage(V) 圖3-4（j）、200小時40V偏壓 量測結果I-V曲線 -10 0 10 20 30 40 50 60 70 80 90 100 110 1.00E-008 8.00E-009 6.00E-009 4.00E-009 2.00E-009 0.00E+000 -2.00E-009 -4.00E-009 -6.00E-009 -8.00E-009 -1.00E-008 C u rrent (A ) Voltage(V)

-10 0 10 20 30 40 50 60 70 80 90 100 110 1.00E-009 8.00E-010 6.00E-010 4.00E-010 2.00E-010 0.00E+000 -2.00E-010 -4.00E-010 -6.00E-010 -8.00E-010 -1.00E-009 C u rrent (A ) Voltage(V) 圖3-4（l）、400小時40V偏壓 量測結果I-V曲線 -10 0 10 20 30 40 50 60 70 80 90 100 110 1.00E-009 8.00E-010 6.00E-010 4.00E-010 2.00E-010 0.00E+000 -2.00E-010 -4.00E-010 -6.00E-010 -8.00E-010 -1.00E-009 C u rrent (A ) Voltage(V)

0 100 200 300 400 500 10.0 10.5 11.0 11.5 12.0 12.5 13.0 13.5 14.0 14.5 15.0 R e s is tanc e( lo g 10 Ω ) Time(hours) 6.00E+12 4.26E+13 4.61E+11 1.50E+11 4.52E+10 4.60E+14 圖3-4（n）、30V偏壓測試 時間VS膠材電阻 5.32E+12 5.09E+13 2.80E+12 8.16E+12 2.66E+13 2.79E+14 0 100 200 300 400 500 12.0 12.5 13.0 13.5 14.0 14.5 15.0 R e si st a n ce (l o g 10 Ω ) Time(hours)

第四章 結論

4-1 COG 熱循環可靠度測試

COG 經過 30~100oC 六次熱循環使用四點量測結果，電阻約從 1.6Ω 上升到 2.15Ω 並未超過 5Ω 為可靠度範圍內，電阻值的貢獻大都 來自接觸電阻，因為此接合為物理接合，期間電阻上升為膠材劣化所 導致。

4-2 COG 1000 小時 80

o

C 熱時效可靠度測試

COG 試片經過 80oC 熱時效約 1000 小時之後觀察電阻上升情 形，約從0.48Ω 上升至 1.26Ω 另一片從 0.73Ω 上升到 1.52Ω 符合可靠 度範圍內，但是上升的原因不完全是膠材劣化導致，因為凸塊本身具 有彈性，所以在壓合之後還會回彈造成電阻上升，因此會使用另兩片 未熱時效的試片來比較，得知結果大概 65％的電阻上升是來自試片 本身彈性造成。初始電阻越小因所受到的壓應力越大所以 PI 回彈的 程度越大，因此經過1000 小時後電阻上升率也越大。

4-3 COG 室溫耐電流能力

COG 瞬間耐電流能力的結果，由於玻璃端鋁導線太細無法承受 超過70mA，使鋁導線有燒斷的情況發生，中間電阻有下降的趨勢， 可能由於膠材 postcuring 或 PI 與金熱膨脹係數的差異造成金表面

與ITO 接觸更好所導致。

4-4 COG 膠材偏壓測試

85oC 85%溼度環境以及外加 30V 或 40V 的偏壓測試後，發現膠 材電阻值都在 109Ω 以上，符合可靠度範圍內，中間電阻有上升下降 的情況，可能是膠材吸收水氣或量測的電阻過高已經在儀器的解析度 範圍外因此上升下降可能是儀器的干擾所造成。

參考文獻

【1】 R. Joshi, Microelectron J 29, 343 (1998).

【2】 異方性導電膠膜(ACF) 驅動 IC 在 Fine Pitch 潮流下的關鍵材料 [2006/11/13]網址:

http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=145&zNotesDocId= 9C3286A2E7077A86482572210057A74E

【3】 Hitachi Chemical 網站 【4】 Sony Chemical 網站

【5】 L.K. Teh, C.C. Wong, S. Mhaisalkar, K. Ong, P.S. Teo, and E.H. Wong, J. Electron. Mater. 33, 271 (2004).

【6】 L.K. Teh, E. Anto, C.C. Wong, S.G. Mhaisalkar, E.H. Wong, P.S. Teo, and Z. Chen, Thin Solid Films 462–463, 446(2004).

【7】 Aschenbrenner, A., Misβner, R. and Reichl, H., 1997, “Adhesive FlipChip Bonding on Flexible Substates,” PEP’ 97, IEEE, pp. 86~94.

【8】 Y. Mori, R. Yoshitake, T. TaMura, T. Yoshizawa and S. Tsuji, “Evaluation and Discrimination Method of "Mura" in Liquid Crystal Displays by Just Noticeable Difference Observation,” SPIE (The International Society for Optical Engineering) Proceedings, vol. 4902, pp. 715-722, 2002.

【9】 工研院 IEK-ITIS 計畫(2006/06)

【10】 工研院 IEK-ITIS 計畫 張文珊 分析師

【11】 C. Lee and A. Yeo (2003) Electronic Packaging and Technology Conf IEEE, Piscataway, NJ, pp 369–375.

【12】 M.J. Yim, and K.W. Paik, IEEE Trans Comp Packaging Manufacturing Technol Part A 21, 226 (1998).

Interfacial Microstructure of Chip-on-Plastic Joints under Thermal Cycling and Aging Treatment,” Journal of ELECTRONIC MATERIALS, Vol. 36, No. 1, 2007.

【14】 Alex C.K. So and Y.C. Chan (1996) Electronic Components and Technology Conf IEEE, Piscataway, NJ, pp 1164–1171.

【15】 X. Ma, F.J. Wang, Y.Y. Qian, and F. Yoshida, Mater. Lett. 57, 3361 (2003). 【16】 H.-T. Lee and M.-H. Chen, Mater. Sci. Eng. A333, 24 (2002).

【17】 R.J. Fields, S.R. Low, and G.K. Lucey Jr. (1992) Metal Science Joining TMS, arrendale, PA, pp 165–173.