系統模擬

( )

( _,

,_y

τ

_xx

τ

x

KR

R

= 此

^K

⁼

^{E g}

^{{ '⎡}_⎣

^{x t} ( )

^⎤⎦ ^}

(4.19)

假設定義

^g [ ] ^x ( ) ^t

⁼

^sign [ ^R ( ) ^x ( ) ^t ]

⁺

^j

^*

^sign [ ^I ( ) ^x ( ) ^t ]

，R、I 表實數部分及虛數部分，而

1 for a 0 ( ) -1 for a 0

sign a

⎧ ≥

= ⎨⎩ < (4.20)

則計算

R

_x,y(

τ

)只需使用到加減法器取代乘法器，又 和 只相差一常數 K，

所以對系統效能是沒有影響的，所以應用此 Bussgang 定理，會使硬體大大減小(乘 法器在 ASIC 設計上比加法器複雜且所需 gate count 大許多)。

x

R

x_,

R

_x,y

4.4 系統模擬

在這個小節，將就前述的快速碼擷取及頻率估測系統做模擬與分析。模擬的 系統為 3G 中的 W-CDMA 系統，我們是依據 3GPP 中 FDD 模式的上鏈通道來做 模擬，所模擬的實體通道其碼切片速率為 3.84Mcps，操作頻率為 2GHz。 圖 4.4 為模擬不同 L 值在不同頻率偏移和碼擷取錯誤率的關係圖，L 值為部分 MF 的 tap 數，在此模擬所使用的碼長度皆為 2048 切片，切片 SNR 為-12dB。由圖中可看 出在頻率偏移越大環境下，越小的 L 值會有較好效能，這符合在 3.3 節所推導正 規化相關值增益概念，但是當頻率偏移不很大時，越小的 L 反而會有較差的效 能，那是因為 L 值越小，則每塊 MF 輸出的自身關聯函數特性沒有較完整碼那麼 好，故效能較差。之前所敘述碼是否達成同步也可經由 R(0))值大小來判斷，但 是已知當達成碼同步時，理論上每塊 MF 的輸出值相關性很高，則 R(0)~R(P/2 - 1) 的值會較未達成碼同步時來的大，圖 4.5 為模擬將 R(0)和 R(1) 以非同調相加的 方法對不同 L 值在不同頻率偏移和碼擷取錯誤率的關係圖，由圖 4.4、4.5 比較 可發現不管使用多大的 L 值，其碼擷取錯誤率皆下降了。為此四種架構對不同 頻率偏移和碼擷取錯誤率的關係圖。

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4 x 10⁴ 10^-2

10^-1 10⁰

frequency offset ( Hz )

acquisition error rate

L = 64 L = 32 L = 16

圖 4. 4 Acquisition error rate v.s frequency offset for different L value

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4

x 10⁴ 10^-3

10^-2 10^-1 10⁰

frequency offset ( Hz )

acquisition error rate

L = 64 L = 32 L = 16

圖 4.5 Acquisition error rate vs. frequency offset using method R(0)+R(1)

接下來我們模擬比較利用方法(1)：R(0)、方法(2)：R(0)和 R(1)、方法(3)：

R(0)~R(2)和方法(4)：R(0)~R(3)，來搜尋其極大值位置，其中方法(2)到方法(4) 是以非同調相加，圖 4.6 圖 4.7 為模擬此四種架構對不同切片 SNR 和碼擷取錯誤 率關係圖。以上兩個模擬所用的 L 值皆為 16，由圖 4.6、4.7 可驗證出如使用較 多關聯值估測傳輸延遲，會有較好的性能，但受限於低切片 SNR 環境下，及計 算相關函數的取樣值之點數，所以 R(3)以後的值雜訊效應很大，所以由圖中可很 清楚看出，如只單獨使用 R(0)(法(1))效能會較使用法(2)差，法(2)又比法(3)差一 點點，但是法(3)和法(4)的效能就差不多了，在實現架構上，可以採用法(2)架構 實現，可減少數個加法器，只會犧牲一點系統效能，但較傳統架構只使用 R(0) 碼擷取錯誤率小許多。

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4

x 10⁴ 10^-3

10^-2 10^-1 10⁰

frequency offset ( Hz )

acquisition error rate

(1) R(0) (2) R(0)~R(1) (3) R(0)~R(2) (4) R(0)~R(3)

圖 4. 6 Acquisition error rate v.s frequency offset for using four kinds of different architecture(method (1)~(4)) , L =16

-16 -15 -14 -13 -12 -11 -10 10^-3

10^-2 10^-1 10⁰

SNR ( dB)

acquisition error rate

(1) R(0) (2) R(0)~R(1) (3) R(0)~R(2) (4) R(0)~R(3)

圖 4. 7 Acquisition error rate v.s chip SNR for using four kinds of different architecture(method (1)~(4)) , L =16 , frequency offset = 15 kHz

圖 4.8 為對我們所提出架構針對使用不同 P 值模擬估測頻率效能圖，模擬不 同的頻率偏移下，所估測出的平均頻率，在此我們用來做頻偏估測的切片數為 256，如果使用 P=16，也就是分為 16 塊部分 MF，則可以計算 16 個相關值 (R(0)~R(15))，在[14]中此定義為 S=16，則最多 N=8，如果使用 P=8，則 S=8，

N=4，並且在已估測出傳輸延遲下再進入頻率估測器，此在[14]證明過，當使用 的 L 值越大，或是 N 值越大，則會有越好的估測效能，由圖 4.8 可很明顯驗證此 理論，當 P=16 時所估測出的平均頻率和實際頻率偏移誤差很小，但是當使用 P=8 時，則可以看到些許的誤差。圖 4.9 為比較使用不同碼長度時的切片 SNR 和碼 擷取錯誤率關係模擬圖，由模擬結果很明顯觀察出，當使用越多的切片時，則碼 錯誤率會越低，效能就越好，但是使用越多的切片來做相關值運算，則運算複雜 度會相對的提高。圖 4.10 顯示在使用不同切片數時，所算出來的相關值，模擬

時的頻率偏移為 15kHz，L=16。圖 4.11 為比較使用不同切片數目時頻率偏移和 碼擷取錯誤率關係模擬圖，圖 4.12 為估測頻率的正規化變異係數(normalize variance)[var( )]模擬圖。從圖 4.12 看出當使用的切片數越多，則估測頻率的 變異係數越小，換句話說就是所估測出頻率值變化差異較少。在圖 4.3 中，每個 FHT 的輸出都會送入平方器中，這樣將會需要用到乘法的運算，如果只將每個 FHT 的輸出取絕對值，則可以減少硬體等效邏輯閘的數目。圖 4.13 為在使用取 絕對值方法下比較使用不同碼長度時的切片 SNR 和碼擷取錯誤率關係模擬圖。

比較圖 4.9 與圖 4.13 可發現，對 FHT 的輸出求平方數方法的碼擷取錯誤率皆較 取絕對值方法低，且當使用的碼長度越少時越明顯。

Tc

f

^

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4

x 10⁴ 0.4

0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4x 10⁴

frequency offset ( Hz )

Average of frequency estimation (Hz)

P=16 P=8

圖 4. 8 Performance of frequency estimation for different P value

-18 -17 -16 -15 -14 -13 -12 10^-1

10⁰

SNR ( dB)

acquisition error rate

frequency offset = 15 kHz

1024 samples 1536 samples 2048 samples

圖 4. 9 Acquisition error rate v.s chip SNR for using different number of samples

40 50 60 70 80 90 100

10³ 10⁴ 10⁵ 10⁶ 10⁷

matched peak value

2048 samples 1536 samples 1024 samples

圖 4. 10 Matched peak values of different number of samples

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4 x 10⁴ 10^-2

10^-1 10⁰

frequency offset ( Hz )

acquisition error rate

1024 samples 1560 samples 2048 samples

圖 4. 11 Acquisition error rate v.s frequency offset for using different number of samples, SNR = -12dB

0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4

x 10⁴ 10^-7

10^-6

frequency offset ( Hz )

normalize variance of frequency estimation

1024 samples 1560 samples 2048 samples

圖 4. 12 Normalized variance v.s frequency offset for using different number of samples

-18 -17 -16 -15 -14 -13 -12 10^-1

10⁰

SNR ( dB)

acquisition error rate

frequency offset = 15kHz

1024 samples 1536 samples 2048 samples

圖 4. 13 Acquisition error rate v.s chip SNR for using different number of samples ( take absolute value method )

在文檔中 寬頻分碼多重擷取系統之快速碼擷取及頻率偏移估測架構及其FPGA實現 (頁 60-68)