寬頻分碼多重擷取系統之快速碼擷取及頻率偏移估測架構及其FPGA實現

全文

(1)國立交通大學電信工程學系碩士班碩士論文寬頻分碼多重擷取系統之快速碼擷取及頻率偏移估測架構及其FPGA實現. Fast Code Acquisition and Frequency Offset Estimation for W-CDMA Systems and Its FPGA Implementation. 研究生：沈英宗指導教授：吳文榕博士. 中華民國九十三年六月.

(2) Fast Code Acquisition and Frequency Offset Estimation for W-CDMA Systems and Its FPGA Implementation. 寬頻分碼多重擷取系統之快速碼擷取及頻率偏移估測架構及其 FPGA 實現研究生：沈英宗指導教授：吳文榕博士. Student: Ying-Tsung Shen Advisor: Dr. Wen-Rong Wu. 國立交通大學電信工程學系碩士班碩士論文. A Thesis Submitted to Department of Communication Engineering College of Electrical Engineering and Computer Science National Chiao-Tung University in Partial Fulfillment of the Requirements for the Degree of Master of Science In Communication Engineering June 2004 Hsinchu, Taiwan, Republic of China. 中華民國九十三年六月.

(3) 寬頻分碼多重擷取系統之快速碼擷取及頻率偏移估測架構及其FPGA實現. 研究生：沈英宗. 指導教授：吳文榕教授. 國立交通大學電信工程學系碩士班. 摘要本篇論文的主要目的是設計及硬體實現一個寬頻分碼多重擷取系統上鏈通道的快速碼擷取(acquisition)及頻率偏移估測系統。在寬頻分碼多重擷取系統中，實體隨機擷取頻道(PRACH)的前序碼(preambles)通常被用來做傳輸初始同步的工作。由於特殊的前序碼結構，傳統匹配濾波器(matched filter)碼擷取架構需要很高的計算複雜度。在本篇論文中，吾人使用快速哈達馬轉換(Fast Hadamard Transform)的方法來解決這個問題，提出一可抵抗頻率偏移的非同調快速碼擷取架構。當碼同步達成時，我們使用以相關函數為基礎的頻率偏移估測方法。另外我們也使用雙重區塊(double dwell)搜尋技術來降低錯誤通報(false alarm)率。模擬的結果顯示出我們的設計在有頻率偏移的環境中也能有很高的碼擷取正確機率。最後我們使用 VHDL 硬體描述語言與 Xilinx FPGA 的設計流程來實現我們設計的系統。 i.

(4) Fast Code Acquisition and Frequency Offset Estimation for W-CDMA Systems and Its FPGA Implementation. Student: Ying-Tsung Shen. Advisor: Dr. Wen-Rong Wu. Department of Communication Engineering National Chiao-Tung University. Hsinchu, Taiwan 30050. Abstract. In this thesis, we design and implement a fast acquisition and frequency offset estimation system for W-CDMA uplink transmission. In W-CDMA systems, preambles of the PRACH (physical random access channel) are used for initial synchronization.. Due. to. the. special. preamble. format,. the. conventional. matched-filtering acquisition scheme requires high computational complexity. In this thesis, we employ a fast Hadamard transform (FHT) approach to solve the problem. A non-coherent acquisition architecture that can resist the frequency offset is developed. Once the code phase is acquired, we then apply a correlation-based method to estimate the frequency offset. To reduce the false alarm probability, we also use a double-threshold detection scheme. Simulations show that our design has high acquisition probability in presence of frequency offset. Finally, the proposed method is implemented using the VHDL hardware description language and the Xilinx FPGA design flow. ii.

(5) 誌謝首先我要對我的指導老師吳文榕教授致上最深的感謝，在我研究所這段期間內對課業學習及論文研究上不厭其煩的指導，使我受益良多。其次，我要感謝李彥文學長、陳仁智學長、許兆元學長、楊華龍學長和謝雨濤學長們在研究上不吝指導及鼓勵，且同時感謝寬頻傳輸與訊號處理實驗室所有同學與學弟們的相互幫忙與鼓勵，最後深深感謝我父母，家人們給予我精神上的鼓勵與支持，使我能無後顧之憂的完成研究所的學位。. iii.

(6) 目錄中文摘要.……………………………………………………………………………..i Abstract ……………………………………………………………………………..ii 致謝.…………………………………………………………………………………iii 目錄…………………………………………………………………………………..iv 表目錄………………………………………………………………………………..vi 圖目錄………………………………………………………………………………..vii. 第一章緒論…………………………………………………………….1 第二章 W-CDMA 系統簡介……………………………………………3 2.1 前言…………………………………………………………………………...3 2.2 IMT-2000 的特色與標準……………………………………………………...4 2.3 W-CDMA 系統特色…………………………………………………………..5 2.4 W-CDMA 實體層規格簡介…………………………………………………..7 2.4.1 傳輸頻道(Transport Channels)…………………………………………...8 2.4.2 實體頻道(Physical channel)……………………………………………..9 2.4.2.1 上鏈實體通道………………………………………………………10 2.4.2.2 下鏈實體頻道………………………………………………………14 2.4.3 展頻與調變………………………………………………………………16 2.4.3.1 通道碼(channelization codes)……………………………………….17 2.4.3.2 攪亂碼(scrambling code)……………………………………………19 2.4.3.3 上鏈展頻與調變架構……………………………………………….20. 第三章 DS-CDMA 系統傳統碼擷取技術…………………………….23 3.1 傳統碼擷取技術……………………………………………………………...23 3.1.1 單一區塊串列搜尋技術( single dwell serial search technique)………….24 3.1.2 多重區塊串列搜尋技術(multi-level serial search dwell)……….……….24 3.1.3 並列搜尋 (parallel search)………………………………………………25 3.1.4 混合搜尋(hybrid search)…………………………………………………25 3.1.5 匹配濾波器碼擷取(matched filter code acquisition)……………………28 3.2 適應性濾波器估測搜尋……………………………………………………...29 iv.

(7) 3.2.1 系統模型(system Model)………………………………………………..29 3.2.2 系統描述(system Description)…………………………………………..29 3.3 DFT 碼擷取技術………………………………………………………………32. 第四章結合碼擷取及頻率估測新架構………………………………37 4.1 哈達馬轉換…………………………………………………………………...37 4.1.1 哈達馬矩陣的建立………………………………………………………37 4.1.2 哈達馬矩陣的特性………………………………………………………40 4.1.3 快速哈達馬轉換…………………………………………………………40 4.2 應用 FHT 的快速碼擷取架構………………………………………………..43 4.3 M&M 頻率估測架構………………………………………………………….47 4.4 系統模擬……………………………………………………………………...49. 第五章 FPGA 設計……………………………………………………..57 5.1 FPGA 簡介…………………………………………………………………….57 5.2 實體隨機擷取頻道傳送器……………………………………………………59 5.2.1 長攪亂碼產生器…………………………………………………………60 5.2.2 複數乘法器………………………………………………………………60 5.2.3 脈衝限頻濾波器(Pulse Shaping Filter)………………………………….62 5.3 碼擷取及頻率偏移估測…………………………………………………..….64 5.3.1 切片匹配濾波器(Chip Matched Filter)………………………………….64 5.3.2 記憶單元與控制信號……………………………………………………66 5.3.3 快速哈達馬轉換…………………………………………………………69 5.3.4 最大值選擇器……………………………………………………………70 5.3.5 搜尋控制器………………………………………………………………71 5.3.6 利用 Bussgang’s 定理計算自身關聯函數元件………………………….72 5.3.7 頻率估測器………………………………………………………………74 5.3.7.1 CORDIC 技術………………………………………………………..75 5.4 FPGA 實現……………………………………………………………………79. 第六章結論……………………………………………………………86 參考文獻………………………………………………………………..87. v.

(8) 表目錄表 2. 1 W-CDMA 主要系統參數……………………………………………………..8 表 2. 2 Preamble signature………………………………………….…...……………13 表 4.1 Calculation example for an 8-point FHT…………………...……..……..……42 表 4. 2 Normalized correlation gain due to frequency offset and L………………..43 表 5.1 The equivalent gate count for each module…………………………………84 表 5.2 The equivalent gate count of overall system for using different number of bits to quantize the received baseband signal……………………………………….84. vi.

(9) 圖目錄圖 2.1 IMT-2000 無線電介面標準……………………………….………………….5 圖 2. 2 傳輸頻道和實體頻道相對應圖……………………………………………..10 圖 2. 3 上鏈 DPDCH/DPCCH 架構圖……………………………………………..12 圖 2. 4 (a) Structure of the random access transmission (b) Structure of preamble….12 圖 2. 5 Structure of the PRACH message part………………………………………..14 圖 2. 6 Frame structure for downlink DPCH…………………………………………15 圖 2. 7 (a) Structure of primary CPCCH (b) Structure of secondary CPCCH……….15 圖 2. 8 The structure of SCH…………………………………………………………16 圖 2. 9 Code tree of OVSF code……………………………………………………...17 圖 2. 10 Configuration of uplink long scrambling code sequence generator……...…20 圖 2. 11 Configuration of downlink long scrambling code generator………………..21 圖 2. 12 Spreading for uplink DPCCH and DPDCH…………………………………21 圖 2. 13 spreading of PRACH message part…………………………………………22 圖 2. 14 Uplink modulation…………………………………………………………..22 圖 3. 1 PN sequence auto-correlation value………………………………………….24 圖 3. 2 Non-coherent serial search structure…………………………………………26 圖 3. 3 Double dwell serial search block diagram……………………………………26 圖 3. 4 Non-coherent parallel acquisition structure……………………………….….27 圖 3. 5 Hybrid search block diagram…………………………………………………27 圖 3. 6 (a)Block diagram of MF searching method (b)structure of DMF……………28 圖 3. 7 Block diagram for the MMSE adaptive acquisition system………………….30 圖 3. 8 Adaptive filter weight vector for different step size………………………….32 圖 3. 9 Normalized G for W-CDMA chip rate……………………………………….34 圖 3. 10 FFT system………………………………………………………………….35 圖 3. 11 Acquisition cells for DFT structure………………………………………….36 圖 4.1 the matched filter architecture acquisition…………………………………….43 圖 4. 2 Non-coherent combine of partial correlation…………………………………44 圖 4.3 An acquisition and frequency offset estimation system based on the FHT…..46 圖 4. 4 Acquisition error rate v.s frequency offset for different L value……………..50 圖 4.5 Acquisition error rate vs. frequency offset using method R(0)+R(1)…………50 圖 4. 6 Acquisition error rate v.s frequency offset for using four kinds ofdifferent architecture (method (1)~(4))………………………………………….………51 vii.

(10) 圖 4. 7 Acquisition error rate v.s chip SNR for using four kinds of different architecture (method (1)~(4))…………………………………….….………….52 圖 4. 8 Performance of frequency estimation for different P value…………….…….53 圖 4. 9 Acquisition error rate v.s chip SNR for using different number of samples….54 圖 4. 10 Matched peak values of different number of samples………………………54 圖 4.11 Acquisition error rate v.s frequency offset for using different number of samples…………………………………………………………………..55 圖 4.12 Normalized variance v.s frequency offset for using different number of samples ...…………………………………………………………………….55 圖 4. 13 Acquisition error rate v.s chip SNR for using different number of samples ( take absolute value method )…………………………………………………..56 圖 5. 1 FPGA design flow…………………………………………………………….58 圖 5.2(a) Spreading of PRACH message part (b) Spreading of PRACH preamble part …………………………………………………………………………………..59 圖 5.3 Uplink modulation…………………………………………………………….59 圖 5.4 Linear shift feedback register…………………………………………………60 圖 5.5 Complex-valued multiplier……………………………………………………61 圖 5.6 Multiplier implemented by multiplexer……………………………………….61 圖 5.7 Convolution process…………………………………………………………..62 圖 5.8 Modified convolution process………………………………………………...63 圖 5.9 Low complexity pulse shaping filter………………………………………….63 圖 5.10 a non-coherent QPSK acquisition system based on the FHT………………..64 圖 5.11 Modified chip matched filter………………………………………………...65 圖 5.12 (a) Reduce critical path structure of CMF cell (b) The combination of CMF cells..…………………………………………………………………………….65 圖 5.13 Data flow of on chip block ram……………………………………………...66 圖 5.14 The dual port block RAM……………………………………………………66 圖 5.15 The single port block RAM…………………………………………………67 圖 5.16 The hierarchy structure of RAM array………………………………………68 圖 5.17 RAM write control…………………………………………………………..68 圖 5.18 (a) RAM read control (b) RAM read control………………………………..69 圖 5.19 (a) Adder and subtractor part (b) FHT combine adder part and subtractor part …………………………………………………………………………………..70 圖 5.20 maximum selection structure………………………………………………..70 viii.

(11) 圖 5.21 double dwell search strategy…………………………………………………71 圖 5.22 State diagram of search strategy……………………………………………..71 圖 5.23 Flowchart of check mode…………………………………………………….72 圖 5. 24 Structure of computing correlation function using Busgang’s theorem…….73 圖 5. 25 Hardware structure of frequency estimator…………………………………75 圖 5. 26 平面旋轉角度……………………………………………………………….75 圖 5. 27 (a)Overall block diagram for pipeline CORDIC (b)Structure of first rotate (c)Structure of stage1~stage10 rotate (d)Structure of stage11 rotate…………...77 圖 5. 28 Structure of iterative CORDIC structure……………………………………78 圖 5. 29 System flow chart for frequency estimator………………………………….79 圖 5. 30 Input and output port for design chip……………………………………….80 圖 5. 31 Overall architecture………………………………………………………….81 圖 5. 32 State diagram of overall hardware design……………………………….…..81 圖 5.33 RTL structure of transmitter for Synplicity tool……………………………..82 圖 5.34 RTL structure of code acquisition and frequency offset estimation for Synplicity tool…………………………………………………………………..82 圖 5.35 Mapping report for overall architecture…………………………..…………83 圖 5.36 Timing report for overall architecture…………..……………………………83 圖 5. 37 Acquisition error rate v.s chip SNR for fixed and floating point simulation frequency…………………………………………………………………….….85 圖 5. 38 frequency offset estimation for fixed and floating point simulation…….….85. ix.

(12) 第一章緒論在 DS/CDMA 系統[1][2]中，所有的使用相同的頻段與時槽，所以從傳送端到接收端要建立成功的溝通，碼同步是很基本且重要的問題，如沒能找到同步會使系統沒有辦法解調。一般將碼同步可區分為兩個步驟：碼擷取(code acquisition) 及碼追蹤(code tracking)。碼擷取是一初始，粗略(coarse)的調整，使的所接收到的碼，和本地碼(local code)相位差不超過 0.5 切片(chip)，碼追蹤就是再做細微的調整，使相位差最小，並且補償維持因為通道(channel)改變或是督普勒(Doppler) 效應所造成的延遲偏移改變。本篇論文重點放在碼擷取方面討論。 WCDMA 系統的基地台與手機間的初始上鏈(up link)是由實體隨機擷取通道(PRACH)來建立，實體隨機擷取通道有一個或多個前序碼，每個前序碼包含 4096 切片，由於特殊的前序碼結構，碼擷取時間被限定在 5120 個切片時間，所以需要有快速的碼擷取方法。一般碼擷取技術[3][4]可分為串列搜尋(serial search)、並列搜尋[4](parallel search)，匹配慮波器(match filter :MF)[5]及適應性濾波搜尋(adaptive filter search)[6]。其中以串列搜尋及並列搜尋較常見，串列搜尋只需用到一個相關器(correlator)，故硬體複雜度相當低，但是所需的搜尋時間就較長，所以近來也有提出 double(multi-level) dwell serial search[7]來減少搜尋時間。並列搜尋為採用多組相關器(correlators bank)平行的尋找碼相位，此技術如果搜尋的區域相當長，那硬體複雜度相當大，但是可達到非常快速的搜尋。匹配濾波器(MF)搜尋為將所收到訊號經過 FIR 濾波器，觀察濾波器輸出最大值的位置，即為所估測延遲偏移，此技術也可達到快數的搜尋時間，但是會有相當程度的硬體複雜度。完整通訊系統一定會將訊號調變(modulation)並且載到高頻傳送，接收端必須將接收訊號降到基頻(baseband)再做解調(demodulation)，所以需要振盪器 (oscillator)，但是一般振盪頻率會有頻率的飄移，大約 3-12 ppm，如以 3G 所使 1.

(13) 用頻率 2GHz 來計算飄移量約 6K-24K Hz，若手機和基地台間有相對的運動則會 Doppler 效應，也會產生頻率偏移，這種現象會對 DS/CDMA 系統造成致命傷，主要的影響是系統沒有辦法準確達到碼同步，當然也就沒辦法解碼，所以有一些研究採用匹配濾波器再結合傅立葉轉換(DFT)技術[9][10]可同時估測頻率及碼相位，但是此項技術會增加硬體複雜度，同時 DFT 本身也存在解析度(resolution) 的問題，可能會有較大的估測誤差。另外也有人利用以子空間(subspace)的作法，同時估計傳輸時間延遲及頻率飄移[11][12]，此技術雖可得到較精確頻率估測值，但是所用到計算量相當大，需計算特徵值 (eigenvalue) 及特徵向量 (eigenvector)，不適合硬體實現。為了達到快速碼擷取並能抵抗頻率偏移的干擾，吾人提出結合快速碼擷取及頻率偏移估測的架構，此架構在計算相關值使用哈達馬轉換(FHT)的方法[13]，由於特殊的前序碼結構，此方法可較傳統匹配濾波器大幅地降硬體複雜度，同時能有優越的碼擷取效能，而在頻率偏移估測方面是用 U. Mengali and M. Morelli[14]所提出之頻率偏移估測技術，能夠在有很大頻率飄移環境下估測傳輸延遲，及頻率偏移量，並且利用 Bussgang 定理[15]，不需使用乘法器即可計算自相關函數(auto-correlation function)，再利用 CORDIC 技術計算角度，此架構在高頻率偏移下也能有良好的碼擷取效能，並能準確的估測出頻率偏移量。本篇論文的編排及內容如下：第二章簡短介紹 WCDMA 系統，並簡單介紹其實體層規格，包括上下鏈的展頻及調變的方法，第三章介紹傳統過去碼擷取的各種技術，第四章為吾人所提出快速碼擷取及頻率估測技術架構，並模擬一些不同參數比較，第五章將吾人所提出架構用 Xillinx 的 FPGA 設計實現，第六章為結論。. 2.

(14) 第二章 W-CDMA 系統簡介. 2.1 前言隨著時代的演進和科技的進步，行動通訊系統已成為生活中不可或缺的部份。然而，除了語音的通訊之外，數據資料的傳遞將在未來成為行動通訊系統最重要的服務。一般而言，我們稱最早期類比通訊系統AMPS(Advanced Mobile Phone Services)、TACS(Total Access Cellular System)、與NMT(Nordic Mobile Telephone) 為第一代行動通訊系統，第一代採用分頻多重擷取（ Frequency Division Multiple Access 或FDMA）技術。FDMA利用不同的無線電頻率來載送不同的語音通道，主要是特過切割許多小的無線通訊頻帶，而每個無線通訊頻帶都屬於一個專屬的使用者用來傳輸資料。而現今所使用的數位行動通訊系統如歐規的GSM(Global System for Mobile Communications)、日本的PDC(Personal Digital Cellular)、以及美國的IS-95與 IS-136等為第二代行動通訊系統，能提供語音與數據服務，其中以GSM系統最為普及，但是其資料傳輸速率過慢，僅有9.6Kbps，因此GPRS（General packet radio system）、EDGE（Enhanced data rates for GSM evolution）等2.5G 的升級方案紛紛推出，。但隨著時代的發展，人們對於高速網路的擷取，或是高畫質圖片與影像傳輸的寬頻服務需求將不斷的成長，第二代無線通訊系統的傳輸速率已不足以應付。第三代無線行動通訊系統因而孕育而生，第三代行動通訊系統又可分為三大通訊標準規格WCDMA、cdma2000與TD-SCDMA。第三代無線通訊系統不僅能提供語音的服務，更擴展到多媒體整合服務，也就是提供了整合及時語音、高畫質影像傳輸與寬頻無線上網的無線通訊系統。. 3.

(15) 2.2 IMT-2000的特色與標準 IMT-2000 第三代無線行動通訊系統是於國際通訊聯盟ITU（International Telecommunication Union）所提出，其構想是應用第三代無線通信系統技術連結世界上每一個角落的通訊，且該連結路上與衛星的不同通信系統，以提供全球性的無線通信擷取。第三代行動通信有別於現有的第一代和第二代行動通信系統，其主要特點如下： 1. 全球普及和全球無縫（seamless）漫遊的系統。第二代行動通信系統一般為區域或國家標準，而第三代行動通信系統將是一個在全球範圍內覆蓋與使用的系統，它將使用共同的頻段為全球統一標準。 2. 具有提供多媒體服務的能力，特別是提供Internet 的服務。現有的行動通信系統主要以提供語音服務為主，隨著的發展也只能提供100-200kbits 的數據服務，GSM 演進到最高階的速率能力為384kbits。而第三代行動通信的服務能力將比第二代有明顯的改進，它應該能夠提供從語音數據到多媒體服務，並根據需求提供所需的頻寬。ITU 規定的第三代行動通信無線傳輸技術的最低要求中，必須滿足在以下三個環境的三種要求，即 ◆ 快速移動環境，最高速率達144kbit/s ◆ 室內環境，最高速率達2Mbit/s ◆ 室外到室內或步行環境，最高速率達384kbit/s 3. 容易過渡及演進。由於第三代行動通信系統引入時，第二代網路已具有相當規模，所以第三代的網路一定要能在第二代網路的基礎上演進並且相容。 4. 高頻譜效率、高服務品質、低成本、高安全性。提供漫遊的行動使用者服務品質(Qos)，讓他們有如處在自家的網路環境中。提供使用者透過手持裝置、攜帶型裝置、車輛攜帶型裝置及固定的終端設備來存取所提供的服務。 4.

(16) 目前IMT-2000 無線傳輸技術提案有五組無線介面標準草案，其中無線電介面標準分別為如下，如圖2.1 所示。 1. IMT-2000 Direct Spread（CDMA-DS），或稱Wideband-CDMA（WCDMA）；而它也有另外一個熟悉的名字UMTS（Universal Mobile Telecommunication Systems）的FDD模式（Frequency Division Duplex mode）。 2. IMT-2000 Multi Carriers（CDMA-MC），或稱CDMA2000；它是以現存IS-95 CDMA標準為發展基礎演變而來。 3. IMT-2000 CDMA TDD（CDMA-TDD），即Time Division Duplex模式。 4. IMT-2000 TDMA Single Carrier，或稱UWC-136。 5. IMT-2000 FDMA/TDMA，或稱Digital Enhance Cordless Telecommunication （DECT-2000）。. 圖2.1. IMT-2000 無線電介面標準. 2.3 W-CDMA 系統特色制訂 IMT-2000 標準的單位包含歐洲的 ETSI/SMG （ European Telecommunication Standards Institute/Special Mobile Group ）及日本的 ARIB 5.

(17) （ Association of Radio Industries and Business ），TTC（ Telecommunication Technology Committee ），在美國的有 TIA （ Telecommunication Industry Association ），韓國的TTA（ Telecommunication Technology Association ），還有中國大陸的CWTS（China Wireless Telecommunication Standard Group）。其中在勢力龐大的標準制訂組織之間，有著嚴重的商業利益和權利金的考量，及現有2G 業者期待能順利的升級至3G 並且減少額外花費，無不卯足全力促使別人能追隨自己的標準，因此所有支持DSCDMA的團體便組成了一個組織3GPP（ 3rd Generation Partnership Project）[16]，集合所有力量來發展DS-CDMA 標準與技術規範。同理，支CDMA2000 的團體亦組成了另一個組織3GPP2，發展及制訂 CDMA2000的標準和技術規範。目前IMT-2000各種系統中，以CDMA2000， W-CDMA這兩種系統較熱門，本論文即以3GPP之WCDMA系統來做相關之研究，故此將針對WCDMA的系統來做討論。 GSM和IS-95 為第二代行動通訊系統，而WCDMA 則為第三代行動通訊的標準通訊之一。第二代系統主要在Macro cells 內提供語音服務，為了能明確比較第二代系統和第三代系統之間的差異，我們須先了解第三代系統的新規格，以下為相關規格概述：傳輸速率最高每秒2Mbps。依不同的頻寬需求，提供不同的傳輸速率。在單一用戶連線的情況下，可以提供不同服務品質及種類的服務，例如語音服務、影音服務以及資料封包等。藉由即時流量管制，暫時延緩要求以提供較具彈性、效率的資料封包傳輸。訊框錯誤率為10%，誤碼率要小於10-6。需和第二代系統相容，且要加強涵蓋率與負載平衡等功能。支援非對稱傳輸，例如瀏覽網頁時，下鏈的資料量會大於上鏈的資料量。 6.

(18) FDD 與TDD 需能共存。無線介面的差異性反映出第三代行動通訊的新需求，例如：3G 系統的頻寬為 5MHz，則表示可以提供更快速的位元傳輸速率；傳送系統的改良可以改善下鏈傳輸的資料量，以支援上、下鏈間非對稱傳輸的特性，而這項功能是第二代系統所無法比擬的。此外，能支援非即時的封包資料，對新服務的提供亦是非常重要的一環。 W-CDMA系統中所使用的進階技術主要有三項[17]：使用傳送分集技術(transmit diversity) 一般而言，若要改善下鏈通道容量，必須在行動端增加接收分集，但是在手機要求體積小且價格便宜的情況下，在行動端增加接收分集是不可能的。因此第三代行動通訊系統提出基地台的傳輸分集技術來改善下鏈通道容量。支援適應性天線陣列適應性天線被認定為一種可以加強系統容量的方式，但是系統必須使用額外且專用的位元來支援此適應性天線，但在 WCDMA 中就有所謂的領航幅元可供通道估測及適應性天線。支援多用戶偵測在傳統的接收機只考慮一個使用者，而不去考慮其他使用者，將之視為雜訊、干擾，所以會嚴重影響到系統的效能及容量，所以一較好的方式就是結合其他使用者的資訊以幫助個別的使用者之偵測，此就稱為多用戶偵測 (multi-user detection)。. 2.4 W-CDMA 實體層規格簡介本節簡單的介紹 W-CDMA 中 FDD 模式下，實體層中頻道的規格，表 2.1 列出 W-CDMA 的基本實體層參數。. 7.

(19) Channel bandwidth. 5 M Hz. Duplex mode. FDD and TDD. Chip rate. 3.84 M Hz. Frame length. 10 ms. Data modulation. QPSK( downlink). Channel coding. Convolutional and turbo codes. Multi-rate. Variable spreading and multi-code. Spreading factors. 4-256 (uplink). Power control. Open and fast closed loop(1.5k Hz). Spreading(downlink). OVSF sequences for channel separation. BPSK(uplink). 4-512 (downlink). Gold sequences for cell and user. Spreading(uplink). OVSF sequences for channel separation, Gold sequences for user separation. Handover. Soft handover , inter-frequency handover. 表 2. 1 W-CDMA 主要系統參數. 2.4.1 傳輸頻道(Transport Channels) 在運輸的頻道，亦被劃分為兩種，一種是共用運輸頻道(Common Transport Channels)，另一種是專用運輸頻道(Dedicated Transport Channels)。共用運輸頻道 1. 廣播頻道(Broadcast Channel；BCH)：下鏈(downlink)傳送，用來廣播系統相關訊息到無線網路所屬的範圍。對應到邏輯頻道中的廣播控制頻道。 2. 呼叫頻道(Paging Channel；PCH)：下鏈(downlink)傳送，當無線網路要與一位使用者建立連線時，就透過PCH來傳送訊息，對應到邏輯頻道中的呼叫控制頻道。 8.

(20) 3. 轉送接取頻道(Forward Access Channel：FACH)：主要是當系統知道手機所在地時，基地台下傳訊息至手機之用。 4. 隨機存取頻道(Random Access Channel：RACH)：上鏈（Uplink）傳送，當手機進入網路系統時，靠此頻道由手機傳送訊息至基地台，要求在手機與基地台間建立一個通道。 5. 共同封包頻道(Common Packet Channel：CPCH)：上鏈（Uplink）傳送，此頻道是負責話務或數據的傳送。 6. 下鏈共享頻道(Downlink Shared Channel：DSCH)：基地台藉此頻道，傳送訊息或數據至幾個不同的手機，用途類似FACH。專用傳輸頻道則包括指定頻道(Dedicated Channel：DCH)、快速上行信號頻道(Fast Uplink Signaling Channel：FAUSCH)等。最後，必須將上述各種運輸頻道，一一對應到實體頻道(Physical channel)，如圖2.2，而藉此在實體層中順利傳送。. 2.4.2 實體頻道(Physical channel) 實體頻道是最下層的頻道，包含了碼框(radio frame)及時槽(time slot) ，而一個碼框的長度為10ms，其中包含有15個時槽，所以一個時槽的長度為0.667ms，組成時槽的位元個數由傳輸速率所決定，一個位元包含有許多切片(chip)，切片的個數就是實體頻道的展頻因數(spreading factor：SF)。實體通道可分為三類： Common Control Physical Channels: Primary Common Control Physical Channel （PCCPCH） Secondary Common Control Physical Channel （SCCPCH） Physical Random Access Channel （PRACH） Dedicated Physical Channels: 9.

(21) Dedicated Physical Data Channel （DPDCH） Dedicated Physical Control Channel （DPCCH）. 圖2. 2傳輸頻道和實體頻道相對應圖. 2.4.2.1 上鏈實體通道上鏈實體通道與傳輸頻道一樣，也包含了專用頻道與共用頻道兩種。上鏈專用實體頻道：實體層的控制資訊主要是透過Dedicated Physical Control Channel （DPCCH）來傳送，其展頻係數（spreading factor）固定為256，至於較高層的資料則是經由數個Dedicated Physical Data Channels （DPDCHs）來傳送，展頻係數的範圍則從 4到256。在實體層中，上鏈資料可藉由數個DPDCH 以不同的展頻係數加以傳送。DPDCH 傳輸速率的變動是以碼框（frame）為基準，一般而言，當傳輸速率有變動時，會由DPCCH 來告知DPDCH，若是DPCCH 的信號未被正常解碼的. 10.

(22) 話，則整個碼框的資料就會遺失。上鏈專用實體通道的資料和控制信號分別以DPDCH和DPCCH 兩種不同的通道傳送（如圖2.3 所示），主要是因為當通道中沒有資料傳送時，手機和基地台間仍須保持連絡，此時就會持續傳送相關的控制信號，如引導符號和1.5KHz 的功率控制符號等，若是以分時多工的方式傳送，則控制信號會對鄰近通道產生音頻干擾。因此，上鏈專用實體通道的資料和控制信號是以I/Q 碼多工的方式，分別在DPDCH 和DPCCH 兩種通道內傳送。. 上鏈共用實體頻道：實體隨機擷取頻道(PRACH)為主要的上鏈共用實體頻道，其傳輸架構如圖 2.4(a) 所示，此頻道是由一個或多個長度為4096切片的前序碼( preambles)和一個訊息部份所組成，此訊息部份長度可為10或20 ms。前序碼是由 256 個重複的前序簽名( preamble signature )所組成，而每一個前序簽名為 16 切片，如圖 2.4(b)所示，因不同的使用者可分為 16 組的前序簽名。是由長度為 16 的 Walsh-Hadamard code 所組成。列表 2.2，而每一複數位元均需再和長攪亂碼(long code)做展頻才形成前序碼。整體而言前序碼 c pre , n , s 以以下方式產生:. C pre ,n , s (k ) = Sr − pre ,n (k )Csig , s (k )e. S r − pre,n (i ) = Clong ,1,n (i ). j(. pi pi + k) 4 2. , k = 0,1, 2 " , 4095. , i = 0, 1, 2, " , 4095. Csig , s (i ) = Ps (i mod ula16). , i =0, 1, 2, " , 4095. (2.1) (2.2) (2.3). 其中 C long ,1,n 是W-CDMA中的攪亂碼，n為攪亂碼的編號，從0到8191，s為前序簽名組的編號，所以是從0到15。. 11.

(23) 圖2. 3上鏈 DPDCH/DPCCH 架構圖. H1. H256. H2. 16 chips H: The set of length 16 Walsh Hadamard code. Scrambling code 4096 chips. (b). 圖 2. 4 (a) Structure of the random access transmission (b) Structure of preamble. 12.

(24) Preamble signature. Value of n 0. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. P0(n). 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 15 1. P1(n). 1. -1. 1. -1. 1. -1. 1. -1. 1. -1. 1. -1. 1. -1. 1. -1. P2(n). 1. 1. -1. -1. 1. 1. -1. -1. 1. 1. -1. -1. 1. 1. -1. -1. P3(n). 1. -1. -1. 1. 1. -1. -1. 1. 1. -1. -1. 1. 1. -1. -1. 1. P4(n). 1. 1. 1. 1. -1. -1. -1. -1. 1. 1. 1. 1. -1. -1. -1. -1. P5(n). 1. -1. 1. -1. -1. 1. -1. 1. 1. -1. 1. -1. -1. 1. -1. 1. P6(n). 1. 1. -1. -1. -1. -1. 1. 1. 1. 1. -1. -1. -1. -1. 1. 1. P7(n). 1. -1. -1. 1. -1. 1. 1. -1. 1. -1. -1. 1. -1. 1. 1. -1. P8(n). 1. 1. 1. 1. 1. 1. 1. 1. -1. -1. -1. -1. -1. -1. -1. -1. P9(n). 1. -1. 1. -1. 1. -1. 1. -1. -1. 1. -1. 1. -1. 1. -1. 1. P10(n). 1. 1. -1. -1. 1. 1. -1. -1. -1. -1. 1. 1. -1. -1. 1. 1. P11(n). 1. -1. -1. 1. 1. -1. -1. 1. -1. 1. 1. -1. -1. 1. 1. -1. P12(n). 1. 1. 1. 1. -1. -1. -1. -1. -1. -1. -1. -1. 1. 1. 1. 1. P13(n). 1. -1. 1. -1. -1. 1. -1. 1. -1. 1. -1. 1. 1. -1. 1. -1. P14(n). 1. 1. -1. -1. -1. -1. 1. 1. -1. -1. 1. 1. 1. 1. -1. -1. P15(n). 1. -1. -1. 1. -1. 1. 1. -1. -1. 1. 1. -1. 1. -1. -1. 1. 表 2. 2 Preamble signature. PRACH 訊息部分的控制頻道每時槽有 10 個位元，分別為領航位元(8 bits) 及傳送資訊位元(TFCI，2 bits)，在整個碼框中 TFCI 共有 30 位元，是編碼後結果，可對應到 I 頻道從 32 到 256 的展頻因數(SF)。其架構如圖 2.5 所示。. Data Ndata bits. Data. Pilot Npilot bits. Control. TFCI NTFCI bits. Tslot = 2560 chips, 10*2k bits (k=0..3). Slot #0. Slot #1. Slot #i Message part radio frame TRACH = 10 ms. 圖 2. 5 Structure of the PRACH message part 13. Slot #14.

(25) 2.4.2.2 下鏈實體頻道下鏈實體頻道包含有一個下鏈專用實體頻道，一個共享頻道及三個共用控頻道: 下鏈專用實體頻道(Downlink dedicated physical channel :downlink DPCH) 實體下鏈共享頻道(Physical downlink shared channel : PDSCH) 主要和次要共用控制實體頻道(Primary and secondary common control. physical channels : CCPCH) 同步頻道(Synchronization channel : SCH) 圖 2.6 所示為下鏈 DPCH 的碼框架構，和圖 2.3(上鏈 DPCH)有一最大的不同，下鏈 DPCH 的專用訊息，和控制訊息是放在同一頻道中，沒有再利用 I、Q 頻道分開，只是利用時間多工法 (time multiplexed) 放在不同時間位置。同樣的下鏈. DPCH 也可提供不同的傳輸速率的服務，其傳輸速率由 TFCI 位元組所決定。 Primary CCPCH 用來攜帶上層傳輸頻道的 BCH 訊息，以固定的傳輸速率(30k bps, SF=256)傳送，且不含功率控制，每一時槽前 256 切片（chips）是不傳任何訊息的，此區塊被保留給主要及次要同步頻道(Primary and secondary SCH) 使用。. Secondary CCPCH 被用來攜帶傳輸頻道中的 FACH 及 PCH 的訊息，及和 Primary CCPCH 主要的不同為 secondary CCPCH 能支援不同的傳輸速率，P-CCPCH 是連續傳送，但是 S-CCPCH 只有當有資料要傳送時才會傳送此頻道，其 P-CCPCH 和 S-CCPCH 架構如圖 2.7 所示。. 14.

(26) DPDCH. Data 1 N data1 bits. DPCCH. N. TPC bits. DPDCH. N. TPC. TFCI TFCI bits. N. DPCCH. Data 2 data2 bits. Pilot N pilot. T slot = 2560 chips , 10 x 2^k bits (k=0~7). …………………………. ……………. Slot #0. Slot #1. Slot # i. …………….. Slot #14. …………………………. One frame , Tf = 10 ms. 圖 2. 6 Frame structure for downlink DPCH. (tx OFF). Data 18 bits T slot 2560 chips, 20 bits. Slot #0 Slot #1. Slot # i. …………….. Slot #14. …………………………. One frame , Tf = 10 ms (a) TFCI. Data N data bits. Pilot. T slot 2560 chips, 20x2^k bits (k=0~6) Slot #0 Slot #1. Slot # i. …………….. Slot #14. …………………………. One frame , Tf = 10 ms (b). 圖 2. 7 (a) Structure of primary CPCCH (b) Structure of secondary CPCCH 15.

(27) 圖 2.8 為同步頻道(SCH)的架構圖。SCH 包含有兩個子頻道 primary SCH 和. secondary SCH，主要目的為細胞搜尋(cell search)。Primary SCH 為長度 256 切片已調變過的碼，以 C p 表示，每個時槽都會傳送一次，且系統中所有細胞的 P-SCH 碼都是一樣的，傳送時間剛好為 P-CCPCH 未傳送資料的時間。Secondary SCH i ,k. 為長度 15 的序列組成，以 c s 表示，i=1，2……，64、k=0，1…..，14 表時槽數. (序列數)，所以此序列每個碼框傳送一次，用來做確認細胞攪亂碼組(scrambling code group)。系統中將干擾碼分為 64 組，所以 i 從 1 到 64 表此 64 組中的一組，每組有 8 種干擾碼，所以共有 512 種干擾碼。序列中每個元素都是長度 256 切片的調變碼，與 P-SCH 是平行的傳送。. Slot #0. Primary SCH. aCp. Secondary aCs,io SCH. Slot #1. Slot #14. aCp. aCp. aCs,i1. aCs,i14. 256 chips. 2560 chips. One SCH frame 10 ms a : constant value Cp : Primary Synchronization Code Cs,i,k : one of i possiable Secondary Codes. 圖 2. 8 The structure of SCH. 2.4.3 展頻與調變 WCDMA 主要是以展頻（Spread Spectrum）技術，資料的傳輸必須經過延 16.

(28) 展（Spreading）後才送到實體的傳輸通道。延展包含兩個步驟：Channelization 以及Scrambling。欲傳送的data symbol 資料先經由Channelisation 步驟延展成許多數量的chip，每個data symbol 延展chips 的數目，稱之為Spreading Factor(SF)，當 Spreading Factor 的數目增加時，每個 data symbol 所延展出的切片數量也增加，而展頻碼允許不同的傳送端，同時在一個頻帶上傳送，主要就是透過不同的展頻碼彼此正交的特性。而 Scrambling 的目的是被用來區分不同基地站. (downlink)，或是區分不同的使用者間 (uplink)。. 2.4.3.1 通道碼(channelization codes) 由於 WCDMA 是利用展頻碼，把每一個傳送頻道透過展頻方式來區隔彼此，因此展頻碼又稱為通道碼（Channelization Code），在3GPP 的規格中建議了由正交可變展頻因數（Orthogonal Variable Spreading Factor；OVSF）code tree 的資料結構產生彼此正交的展頻碼[20]。圖2.9 表示OVSF codes 的樹狀結構圖。 C 8,1 =(1,1,1,1,1,1,1,1) C 4,1 =(1,1,1,1) C 8,1 =(1,1,1,1,-1,-1,-1,-1). C 2,1 =(1,1). C 8,1 =(1,1,-1,-1,1,1,-1,-1) C 4,2 =(1,1,-1,-1) C 8,1 =(1,1,-1,-1,-1,-1,1,1). C 1,1 =1. C 8,1 =(1,-1,1,-1,1,-1,1,-1) C 4,1 =(1,-1,1,-1) C 8,1 =(1,-1,1,-1,-1,1,-1,1). C 2,2 =(1,-1). C 8,1 =(1,-1,-1,1,1,-1,-1,1) C 4,1 =(1,-1,-1,1) C 8,1 =(1,-1,-1,1,-1,1,1,-1) SF= 1. SF= 2. SF= 3. SF= 4. 圖 2. 9 Code tree of OVSF code. OVSF 碼可用 CSF ,k 來描述，其中 SF 為該實體頻道所使用的展頻因數，k 為. 17.

(29) 碼數(code number)，所以 k 從 1 到 SF。在 W-CDMA 系統中通道碼是用來正交區分不同實體頻道。通道碼也可由以下數學表示式產生。. C1,0 = 1. (2.4). ⎡C2,0 ⎤ ⎡C1,0C1,0 ⎤ ⎡1 1⎤ ⎥=⎢ ⎢ ⎥=⎢ ⎥ ⎣C2,1 ⎦ ⎣⎢C1,0 C1,0 ⎦⎥ ⎣1 -1⎦. (2.5). ⎡C4,0 ⎤ ⎡C2,0 C2,0 ⎤ ⎡1 ⎥ ⎢ ⎥ ⎢ ⎢ ⎢C4,1 ⎥ = ⎢C2,0 C2,0 ⎥ = − ⎢1 ⎢ C ⎥ ⎢C C ⎥ ⎢1 ⎢ 4,2 ⎥ ⎢ 2,1 2,1 ⎥ ⎢ ⎢⎣C4,3 ⎥⎦ ⎢C2,1 C2,1 ⎥ ⎣1 ⎣ ⎦ ⎡C2n+1 ,0 ⎤ ⎡C2n ,0 ⎢ ⎥ ⎢ ⎢C2n+1 ,1 ⎥ ⎢C2n ,0 ⎢ ⎥ ⎢C C n +1 ⎢ 2 ,2 ⎥ ⎢ 2n ,1 ⎢C ⎥ ⎢C n +1 2 ,3 ⎢ ⎥ = ⎢ 2n ,1 ⎢ . ⎥ ⎢ . ⎢ ⎥ ⎢ ⎢ . ⎥ ⎢ . ⎢ C n+1 n+1 ⎥ ⎢C ⎢ 2 ,2 − 2 ⎥ ⎢ 2n ,2n −1 ⎢ C n+1 n+1 ⎥ ⎢C ⎣⎢ 2 ,2 −1 ⎦⎥ ⎢⎣ 2n ,2n −1. 1 1 -1 -1. C2n ,0 C2n ,0 C2n ,1 C2n ,1 . . C2n ,2n −1 C22 ,2n −1. 1 -1 1 -1. 1⎤ -1 ⎥⎥ -1 ⎥ ⎥ 1⎦. (2.6). ⎤ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ ⎥ .⎥ ⎦. (2.7). 2.4 式即為此通道碼的一般表示式，n 從 0 開始可到無線大，但是在 W-CDMA 系統中，由於 SF 的範圍為 4 到 512，所以 n 只能從 1 到 8。對於上鏈 DPDCH 與 DPCCH 來說，碼的分配必須依循以下規則：. -. DPCCH 一定用 Cc = Cch ,256,0 來展頻。. -. 如果只傳送一條 DPDCH 的話，則通道 DPDCH n 是使用 Cd ,1 = Cch , SF ,k 來展頻，其中 SF 為 DPDCH1 的展頻因數而 k=SF/4。 18.

(30) -. 當有不只一條的 DPDCH 傳輸時，則每條頻道 DPDCH n 的展頻因數為. 4，所使用的通道碼為 Cd ,n = Cch ,4,k ，k=1 當 n ∈ {1,2}、k=3 當 n ∈ {3,4} 、. k=2 當 n ∈ {5,6} 。上鏈 PRACH 的控制部分則採用 C256, m，m = 16 s + 15，SF 等於 256，s 為 0~15 為 16 組前序簽名的其中一組如表 2.2，資料部分通道碼 CSF , m ， m = SF × s /16 。下鏈部分只有 Primary CCPCH 是固定採用 C256,1，其餘的通道碼都是由上層所決定分配，再經由廣播頻道告知使用者。. 2.4.3.2 攪亂碼(scrambling code) W-CDMA 系統中，攪亂碼是用來區分不同的基地站或是使用者，它並不會改變原來信號的頻寬。上下鏈所使用的攪亂碼是不同的，上鏈攪亂碼又可再分兩種形式，長攪亂碼(long scrambling code)及短攪亂碼(short scrambling code)。下鏈就只有長攪亂碼一種形式且碼階數(order)較上鏈碼階數(25)來的少為 18。上鏈長攪亂碼(uplink long scrambling code) 上鏈長攪亂碼是複數碼，是由兩個實數序列組合而成，此兩實數序列均是黃金碼(Gold Code)，由兩個二進位 m-序列(m-sequence)，x、y 序列以模 2 (modulo 2) 產生。此兩 m-序列的生成多項式(generate polynomial)如下: x-序列 : X 25 + X 3 + 1 y-序列 : Y 25 + Y 3 + Y 2 + Y + 1 圖 2.10 表示此長攪亂碼的生成構型圖， C long ,1 為實數部分， C long , 2 為虛數部分，最後整體複數長攪亂碼定義為: Clong ,n (i ) = Clong ,1,n (i ) *(1 + j (−1)i Clong ,2,n (2 ⎣⎢i / 2 ⎦⎥ )). 此 i = 0,1,......2 25 − 2 、 ⎣ ⎦ 定義為四捨五入的符號. 19. (2.8).

(31) clong,1,n LSB. MSB. clong,2,n. 圖 2. 10 Configuration of uplink long scrambling code sequence generator 下鏈長攪亂碼(downlink long scrambling code) 下鏈長攪亂碼的基本概念和上鏈長攪亂碼一樣，其差別為 m-序列的生成多項式不同，且階數也不同，下鏈長攪亂碼的 m-序列是 18 階的多項式，較上鏈來的少。此 m-序列的生成多項式如下:. x-序列 : X 18 + X 7 + 1 y-序列 : Y 18 + Y 10 + Y 7 + Y 5 + 1 圖 2.11 為此下鏈攪亂碼的生成構型圖，I 為此複數碼的實數部分，Q 即為虛數部分。. 2.4.3.3 上鏈展頻與調變架構上鏈實體專用頻道展頻的架構如圖 2.12 所示，每個資料先經過通道碼展頻，然後再乘上增益係數，圖中的 β c 為控制頻道的增益係數， β d 為訊息頻道乘的增益係數。一條 DPCCH 可以對應到至多六條平行的 DPDCH 來同時傳送，也可只傳送 1、2、4、6 條 DPDCH，當所需要的傳輸速率愈高，則傳送 DPDCH 也就相對的愈多。圖 2.13 為上鏈實體隨機擷取頻道訊息訊息部分展頻方塊圖。每條實 20.

(32) 體頻道都會先乘上通道碼展頻再乘上不同所需的增益(gain)，做實部與虛部相加之後再和攪亂碼相乘，成為唯一的編碼，完成整體的展頻，最後再將輸出結果送入 QPSK 調變。圖 2.14 為上鏈實體頻道調變方塊圖，調變切片速率為 3.84 M cps，其中 pulse shaping 為平方根上升餘弦濾波器(SRRC)。. 17 16 15 14 13 12 11 10 9 8. 7 6. 5 4 3. 2 1. 0. I Q 17 16 15 14 13 12 11 10 9 8. 7 6. 5 4 3. 2 1. 0. 圖 2. 11 Configuration of downlink long scrambling code generator. DPDCH. 1. DPDCH. 3. DPDCH. 5. c d ,1. β. d. c d ,3. β. d. Σ c d ,5. β. I. d. S. d p c h ,n. I+ jQ. DPDCH. 2. DPDCH. 4. DPDCH. 6. c d ,2. β. d. c d ,4. β. d. c d ,6. β. d. cc. β. c. S. Σ. Q. j. DPCCH. 圖 2. 12 Spreading for uplink DPCCH and DPDCH 21.

(33) cd. βd Sr-msg,n. PRACH message data part. I. PRACH message control part. Q. I+jQ. cc. βc. S. j. 圖 2. 13 spreading of PRACH message part. cos(ωt). Complex-valued chip sequence from spreading operations. S. Split real & imag. parts. Re{S}. Pulseshaping. Im{S}. Pulseshaping -sin(ωt). 圖 2. 14 Uplink modulation. 22.

(34) 第三章 DS-CDMA 系統傳統碼擷取技術. 目前第三代無線行動通訊的核心技術採用直接序列分碼多工存取 (DS/CDMA)，而在直接序列展頻系統(DSSS)中，傳送端和接收端建立完整、正確的傳輸溝通，碼同步是第一步驟也是非常重要的步驟。碼同步可分為兩階段 : 第一階段為碼擷取(code acquisition)，第二階段為碼追蹤(code tracking)。碼擷取為做初始的調整，擷取碼的粗略時間點，使的正確時間點和擷取的時間點相差小於 0.5 切片時間，碼追蹤就是將碼擷取後結果再做調整，使的延遲偏移能夠達到最小，如此才能在後級做最佳的解展頻，得到最好的性能結果。此篇論文的重點是放在碼擷取上面討論，此章簡短介紹傳統碼擷取技術。. 3.1 傳統碼擷取技術目前於碼擷取較常見的搜尋策略有串列搜尋(serial search)、並列搜尋 (parallel search) [3][4]、混合搜尋(hybrid search)[21]、匹配濾波器搜尋 (Matched Filter search)[5]等。串列、並列搜尋碼擷取的基本觀念為透過特定的搜尋策略(search strategy) 將碼產生器(code generator)所產生的本地碼(local code)與接收到的訊號做相乘累加，計算自身關聯值(auto-correlation)，理論上達成同步時，自身關聯值會非常大，否則自身關聯性會很小，此應用的原理為 PN 碼有很好的自身關聯特性，如圖 3.1 所示。. 23.

(35) P N c o d e c (n )= [1 1 1 -1 -1 1 -1 ]. 圖 3. 1 PN sequence auto-correlation value. 3.1.1 單一區塊串列搜尋技術(single dwell serial search technique) 串列搜尋會偵測計算在搜尋範圍內每一切片延遲偏移的碼自身關聯值，選擇在此區域內有最大輸出值或是超過先前已定義臨界值的位置，此位置即為估測延遲時間點，串列搜尋又可視接收訊號相位是否已準確鎖定再細分同相(coherence) 或非同相技術(non-coherence)，因為無線通訊系統相位非常不好準確估測，故大多採用非同相技術，圖 3.2 為非同相串列搜尋電路方塊圖。串列搜尋因為只需用到一個乘累加器，和一峰值檢測器，故有較簡單的硬體複雜度(complexity)，但是會付出較長的搜尋時間(acquisition time)，假設最大延遲時間為 128 切片，碼長度為 256 切片，採用搜尋最大位置點，則所需的搜尋時間為 256 × 128 切片時間。. 3.1.2 多重區塊串列搜尋技術(multi-level serial search dwell) 有感於單一區塊串列搜尋技術需要相當長搜尋時間，所以許多改進的技術被提出，以降低搜尋時間，又不會提高太多硬體複雜度，Biqi Long[19]提出雙重區塊搜尋技術(double dwell search)，首先只計算部分的自身關聯值(partial auto-correlation)，和已定義好的臨界值(threshold)比較，小於臨界值則繼續 24.

(36) 搜尋下一相位，但如大於臨界值則進入驗證區域，計算較大區域的關聯值和另一較大臨界值比較，此值如再大於臨界值即可估測到傳輸延遲。此技術第一階段計算的區域(切片)較短，所以計算一延遲相位所需的時間也就較少，造成整體所需的搜尋時間就相對減少，但是當低訊號雜訊比(SNR)時，因第一階段只計算部分關聯值，相對受雜訊影響很大，造成錯誤率上升，因為雜訊的影響可能使的同步時的部分關聯值低於臨界值，此就會造成錯失(miss)機率大增。圖 3.3 為雙重區塊搜尋技術架構圖。. 3.1.3 並列搜尋 (parallel search) 並列搜尋為將許多組乘累加器並列，且每組乘累加器的本地碼均為不同相位，假設最大延遲時間為 128 個切片，且每切片時間取樣一次，則必須並列 128 組乘累加器，接收訊號經過此 128 組成累加器後輸出自身關聯值，比較此平行輸出值，找出最大值的位置，即可估測出碼相位(code phase)，同理並列搜尋也分為同相及非同相技術，圖 3.4 所示非同步並列搜尋電路方塊圖。並列搜尋所需的硬體複雜度相當高，以前面例子而言，需要 128 組成累加器，但是如果每 1/2 切片取樣一次，則需同時有 256 組乘累加器，固硬體複雜度會隨著搜尋區域及搜尋精細度呈線性成長。但是所需搜尋時間較短，以搜尋最大 128 切片傳輸延遲例子來說，只需 128 切片時間就可估測出結果，較單一區塊串列搜尋快了 256 倍，也比雙重區塊串列搜尋快許多。一般會視系統的需求，而做一取捨(trade off)，或是將串並列搜尋技術結合，形成混合(hybrid)搜尋。. 3.1.4 混合搜尋(hybrid search) 混合搜尋系統結合了並列搜尋及串列搜尋，首先將最大搜尋相位 V 作一劃分，使得 V = N × S ，N 為並列相關器數目，S 為串列搜尋次數，也就是說將 V 分成 S 組，每一組包含有 N 個不同相位。訊號接收後通過 N 組並列乘累加器，搜尋此 N 個相位，判斷是否同步(計算關聯值，是否已大於臨界值)，如未同步，再繼 25.

(37) 續搜尋下一組 N 個相位，直到達成同步為止。N 值越大，則硬體複雜度就會越高，相對的搜尋時間就會減少，所以此系統有相當大彈性，可在硬體複雜度和搜尋時間上作一取捨，設計符合系統需求，圖 3.5 所示混合搜尋系統方塊圖。. NT c. ∫. X. ( )2. 0. cos(wt). ∫. X. C* (t). ≥η. ∑. X NT c. tracking. ( )2. 0. sin(wt). Code synchronize. η. : threshold value. N. : code length. T c : chip duration 圖 3. 2 Non-coherent serial search structure. Receive signal. X. τ i + T1. ∫τ. Z1. i. > verification Thresholdλ1 compare. <. Re-search. C*(t). X. Code synchroize. > acquisition. τ i + T2. ∫τ. Z2. i. Threshold λ2 compare. <. Re-search. 圖 3. 3 Double dwell serial search block diagram. 26.

(38) ∫. ( )2. nTc 0. c o s (w t). ∑ 0. largest. ∫. C ( t). ( )2. n Tc. s in ( w t). ∫. ( )2. nTc 0. ∑. c o s (w t). ∫. C ( t- T c). 0. . . .. s in ( w t). ∫. Choose. . . .. ( )2. nTc. ( )2. nTc 0. c o s (w t). ∑. ∫. C (t-(M -1 )T c). ( ). nTc. 2. 0. s in ( w t). 圖 3. 4 Non-coherent parallel acquisition structure. r(t). Zn. N parallel correlators Find maximum value. Threshold Compare (λ) <. N new phases. Search logic. Code generator. If Zn > If Zn <. λ λ. then acquire delay then re-search. 圖 3. 5 Hybrid search block diagram. 27. Acquire or verification >.

(39) 3.1.5 匹配濾波器碼擷取(matched filter code acquisition) 匹配濾波器搜尋為將收到的訊號經過數位的匹配濾波器(DMF)，此 DMF tap 的權重(weight)為系統所送出的碼 c(n) ， c(n) ∈ {1 , - 1} ，所以此濾波器只需使用加減法器，DMF 的輸出值即為碼的自身關聯函數(autocorrelation function)，故只需搜尋此濾波器輸出極大值的位置就為估測的延遲偏移。數位匹配濾波器搜尋因利用管線化(pipeline)的概念(如圖 3.6(b))，每一切片進入 DMF 即可計算自身關聯，所以所需極短時間，即可估測出傳輸延遲，但是硬體複雜度會隨著此濾波器 tap 數呈線性成長，但碼擷取的效能也會較好。此匹配濾波器碼擷取技術其實和並列搜尋技術在概念上，硬體複雜度上和碼擷取時間上是一樣的，但是硬體實現架構就不同了。圖 3.6 為匹配濾波器搜尋法架構圖。. sample R(t). Y(n). Match Filter. Max peak detection. delay position. PN code generator. (a) r(n). PN code. DFF. DFF. DFF. …….. DFF. DFF. Code weight sum R(n). (b). 圖 3. 6 (a)Block diagram of MF searching method (b)structure of DMF. 28.

(40) 3.2 適應性濾波器估測搜尋在 CDMA 系統中，每一使用者(users)使用相同頻帶，相同的時間傳輸資料，所以多重存取干擾(multiple access interference；MAI)會對碼擷取技術效能影響很大，當 MAI 很大時，一般傳統的碼擷取技術效能會衰減很多，Mohamed G [6]提出採用適應性濾波器方法，估測傳輸延遲。. 3.2.1 系統模型(system Model) 在 CDMA 系統中基頻接收訊號可以用下式表示: K. r (t ) = ∑ x k (t − τ k ) + n(t ). (3.1). k =1. K 為使用者數目，n(t)是白色高斯雜訊(AWGN)， τ k 是第 k 個使用者的傳輸延遲，. x k (t ) 為第 k 個使用者的傳輸訊號，以 3.2 式表示 xk (t ) =. ∞. ∑. L −1. m =−∞. d k (m)∑ ck ( j ) p(t − jTc − mTb ). (3.2). j =0. {d k } 是第 k 個使用者的訊息序列，d k (m) = ±1，{c k } 為第 k 個使用者的展頻序列，同樣 c k ( j ) = ±1 ，L 為碼長度， p(t ) 為方波 pulse shaping filter， Tc 為一個切片時間， Tb 為 LTc 的時間。此基頻接收訊號在接收端會先以一個切片速率取樣而形成 3.3 式序列 K. r ( n) = ∑ k =1. ∞. ∑. m =−∞. L −1. d k (m)∑ ck ( j ) p (n − j − γ k − mTb ) + n(n). (3.3). j =0. 此處我們假設每一使用者傳輸延遲為切片時間的整數倍，使得 τk = γ k ，. γ k ∈ {0, 1, 2, ......., L - 1} 。. 3.2.2 系統描述(system Description) 碼擷取的主要目的為從接收訊號中估測主要欲接收使用者(desired user)的傳輸延遲 γ 1，傳統的碼擷取策略(serial、parallel search、DMF)是次最佳化的技術，因為忽略了多重使用者的干擾，但是如果利用適應性濾波器(AF)，因採用 MMSE 29.

(41) 理論，將干擾降至最低。適應性濾波器搜尋(adaptive filter search)的演算法為利用. FIR adaptive filter(AF)的係數權重向量(tap weight vector)來估測延遲偏移。此適應性濾波器碼擷取方塊圖如圖 3.7 所示。AF 的輸入訊號為欲接收使用者的展頻碼，接收訊號經過取樣後的序列 r(n)(3.3)當作 AF 的參考訊號 (reference signal)，. nTc. Baseband receive signal. LMS algorithm e(n) Local code Training signal C(n). -. FIR Filter (Mc-taps) W(n). y(n). +. +. r(n). W. Store results Find maximun. 圖 3. 7 Block diagram for the MMSE adaptive acquisition system. 此適應性濾波器的係數權重向量(filter tap weight vector)經由 LMS(least mean square)演算法調整，以求能夠達到濾波器輸出值(y(n))和參考值(r(n)) 有最小平均平方差(MMSE)，以下為 LMS 的基本演算法: 適應性濾波器輸出:. y ( n) = w ( n) ∗ c ( n) T. (3.4). 估測錯誤訊號:. 30.

(42) e( n ) = r ( n ) − y ( n ). (3.5). 濾波器係數調整: w(n + 1) = w(n) + µ ∗ e(n) ∗ c(n). (3.6). 此 w(n) = [ w0 (n) w1 (n) ........ w M c -1 ( n)] 是此濾波器的係數向量表示式，下標的符號. 0,1, 2"" M c − 1 是係數碼數(tap number)，μ是此濾波器的步階尺寸(step size) 控制此濾波器的收斂速度及穩態(steady state)時平均平方差(MSE)。當最佳化時此 AF 的權重向量為. w opt = R −1 P l. l. (3.7). 此處 R = E{c(n)c (n)} ，是一 AF 輸入訊號 M c × M c 的自身關聯矩陣 T. (auto-correlation matrix)， P l 為 AF 輸入訊號( c(n) )及參考訊號( r (i ) )的交互關聯向量。從(3.1)可觀察出 AF 是一延遲濾波器，對此 AF tap weight vector 只有當正確的延遲位置才會有極大值，其餘的值均很小，一般如 3.8 式表示. ⎧A wopt ,k = ⎨ ⎩0. k = γ1 others. (3.8). 所以估測策略為當此濾波器係數最佳化後，選擇最大係數的 tap，此 tap number 即為估測傳輸延遲，所以此 AF 可以估測 M c 切片的碼延遲，如果搜尋最大延遲(V) 大於此 AF 的 tap 數( M c )，可將 V 劃分成數個單位(cell)C，採用串列形式，前 M c 延遲沒能達成同步，再搜尋下一 M c 延遲，一值持續下去，直到搜尋完 C 個單位，但如還未能搜尋到正確同步位置，則必須重新搜尋一次。圖 3.8 為一模擬的結果，當 step size 不同時，由此可以看出穩態時濾波器係數向量的權重大小不同，由圖可很明顯看出，此技術可有效估測出延遲偏移，且 Mohamed G .[6] 證明，採用適應性濾波器搜尋法可大大降低 MAI 的干擾，也就是說在大的 MAI 情況下，此技術有不錯的效能。. 31.

(43) (a) Step size =0.001. (b)step size=0.01 圖 3. 8 Adaptive filter weight vector for different step size. 圖 3.8 也可觀察出，當 step size 較小，會有較好的估測效能，因為在相同訓練時間下，濾波器係數的變異數(variance)較小，反之變異數較大，此就非常有可能造成濾波器其餘權重值( wi , i ≠ d; d = real delay )大於真實延遲權重值( wd )，而造成估測錯誤，不過選擇 step size 太小，要達到穩態時的時間就會變大，使的碼擷取時間拉長，所以 step size 的取捨，是碼擷取效能及碼擷取時間的取捨。採用 AF 法搜尋碼傳輸延遲偏移，所需的硬體複雜度視所用的 tap 數而定，如果使用較低的 tap 數( M c )，則一個 AF 的硬體複雜度就會較低，但所要劃分的單位數就會越多，造成搜尋時間變長，所以此也需要作就硬體複雜度和搜尋時間上做取捨。. 3.3 DFT 碼擷取技術[11] 完整的通訊系統在傳送端會有震盪器震盪出高頻載波，將訊號載上高頻，而. 32.

(44) 接收端也用震盪器產生相同頻率高頻訊號將接收訊號降到基頻，但是一般震盪器會有一點飄移的現象，一般為 3ppm 到 12ppm，以 3G 系統所使用約 2G Hz 頻帶計算，頻率飄移量約 6k 到 24k Hz，這對一般碼擷取系統甚至對解展頻都會造成很嚴重影響，當有未知頻率偏移情況下，利用 MF 碼擷取技術，當達成同步時，MF 的輸出值(auto-correlation value)會是一頻率的函數，假設使用非同相系統，且已達成同步情況下 MF 的輸出值如以下式子所示[20]： L. E[ Z. ( I )]. ] = ∑ E c ∗ Φ{cos[2 * π ∗ (∆f )t + Θ]} |t = nTc. (3.9). n =1. L. E[ Z (Q )] ] = ∑ Ec ∗ Φ{sin[ 2 * π ∗ (∆f )t + Θ]} |t = nTc. (3.10). n =1. 此 E[ Z ( I ) ] 、 E[ Z (Q ) ] 為 MF 實部及虛部輸出的平均值， E c 為切片能量， Φ{} ⋅ 為 MF 的運算函數， ∆f 為頻率偏一量， Θ 為未知相位，L 為碼長度，假設此為有限時間(time-limited)及有限頻帶(band-limited)的濾波器，其運算函數為積分整個切片時間，因此 L. E[ Z. (I ). ] = Ec ∑ ∫ n =1. = Ec ∫. LTc. 0. nTc. ( n −1)Tc. cos[2π (∆f )t + Θ] dt / Tc. cos[2π (∆f ) + Θ] dt / Tc. (3.11). ⎤ ⎡ sin[2πL(∆f )Tc ] 1 − cos[2πL(∆f )Tc ] cos Θ − = Ec ⎢ sin Θ⎥ 2π∆fTc 2π∆fTc ⎦ ⎣ 同樣的. [ ]. E Z (Q ) = E c ∫. LTc. 0. sin[2π (∆f )t + Θ] dt / Tc. ⎡1 − cos(2πL(∆f )Tc ⎤ sin (2πL∆fTc ) = Ec ⎢ cos Θ + sin Θ⎥ 2π∆fTc 2π∆fTc ⎣ ⎦. (3.12). 整體非同相(non-coherent)匹配濾波器輸出值 Z. [ ] + [Z ( ) ]. Z = Z (I ). 2. Q. 2. (3.13) 33.

(45) 將 I、Q 分別取平方後相加，會有些項被消除，僅剩下兩項. ⎧⎪⎡ sin(2πL∆fT ) ⎤ 2 ⎡1 − cos(2πL∆fT ) ⎤ 2 ⎫⎪ c c Z = E c ⎨⎢ ⎥ +⎢ ⎥ ⎬ ∆ ∆ 2 2 fT fT π π c c ⎪⎩⎣ ⎦ ⎣ ⎦ ⎪⎭ ⎡ 2 − 2 cos(2πL∆fTc ) ⎤ = Ec ⎢ ⎥ (2π∆fTc )2 ⎣⎢ ⎦⎥ ⎡ 2 × sin (πL∆fTc ) ⎤ = Ec ⎢ ⎥ 2 ⎥⎦ ⎢⎣ (2π∆fTc ). (3.14). 2. ⎡ sin (πL∆fTc ) ⎤ = Ec L ⎢ ⎥ ⎣ πL∆fTc ⎦. 2. 2. 為了能夠較清楚解釋頻率偏移對匹配濾波器輸出的影響 (frequency response of. MF)，特別定義了正規化關聯值增益 G(normalized correlation gain)，當沒有頻率偏移情況下，增益值為 1，有頻率誤差下，G 值定義為. ⎡ sin (πL∆fTc ) ⎤ G=⎢ ⎥ ⎣ πL∆fTc ⎦. 2. (3.15). 假設以 3G，W-CDMA 系統標準規格來說，切片速率 3.84 M chip/s ( Tc = 0.26 µs )，碼長 256 切片(N=256)，圖 3.9 為此複數 MF 輸出值的頻率響應圖。. 圖 3. 9 Normalized G for W-CDMA chip rate. 34.