系統軟體架構

本系統以 Verilog 硬體描述語言來實現 FPGA 的硬體功能，與傳 統的數位電路設計方法不同的是，傳統的數位電路設計使用電子零組 件接線圖的方式將系統需使用到的電子零組件連接起來以達到系統 所需的功能，此設計方式在數位電路系統規模不大時設計者尚可應 付，但是當系統功能非常複雜且龐大時，傳統的數位電路接線圖設計 方式便會遭遇瓶頸，使其無法在大型電路設計時被採用。而以硬體描 述語言來實現數位電路的設計，則大大簡化大型數位電路設計的困難

度，硬體描述語言使用如設計軟體程式的方式，將數位電路的運作以 程式語言的方式來描述，擁有程式語言的結構化、模組化、條件式判 斷及重覆性迴圈運作等等，使大型數位電路的實現變成較簡單的工 作，讓設計者可著重在設計處理資料的演算過程，而非如何以數位電 路零組件來組成，如此以大幅縮短產品的開發時間。硬體描述語言的 硬體實現設計方式主要依賴 EDA(Electrical Design Automation)工具 的快速發展，而目前流行的硬體描述語言主要有 VHDL 和 Verilog 兩 種，VHDL 語法較為嚴謹，而 Verilog 語法較為自由且程式可寫得較 為精簡，本系統使用 Verilog 來做 FPGA 的數位系統硬體實現。

本系統的軟體程式架構如圖 3.3 所示，主要包含 Main Program、

CIS Configure、CIS Image Capture、Raw to RGB、Mirror Column、

DRAM Access 及 VGA Display 等程式模組。Main Program 的功能為 操控其它的子程式和處理影像資料及實現系統功能。

CIS Configure 程式的功能主要用來設定 CIS 晶片中的 RGB cell 的 Gain 值和 CIS 的曝光值。如同相機的底片一樣，在較暗的環境中 需將曝光值調大，以得到較明亮且清晰的影像，在本系統的操作使用 過程中亦須隨著環境亮度的不同而調整曝光值，以得到適當的影像品 質及較佳的偵測能力和效果。

CIS Image Capture 程式的功能是用來讀取 CIS IC 所感測到的影

像資料，其配合 CIS 晶片的 FVAL 和 LVAL 信號來讀取如第 2.2 章節 CMOS Image Sensor Module 中的圖 2.5 Micron MT9M011 CIS IC 像 素陣列圖案的 Raw data 資料。

Raw to RGB 程式的功能是用來將在 CIS Image Capture 程式所讀 取到的 CIS Raw Data 轉換成能夠顯示及處理用的影像 RGB Data。

Mirror Column 程式的功能是用來將每一列的影像資料做左右交 換亦即左右映射的動作，因為 CIS 晶片感測影像是從一列的右邊到左 邊的方式輸出每一像素資料，但是 VGA 螢幕做顯示時是從左到右掃 描輸出，因此必須將每一列的影像資料做左右交換亦即左右映射的處 理。

DRAM Access 程式的功能是用來將使用者所設定的背景圖像存 在 DRAM 記憶體內，存在 DRAM 記憶體內的圖像是黑白灰階的影像 而非彩色的影像，並且亦會將 CIS 所感測的即時影像做儲存，然後再 將即時影像與背景影像由 Main Program 讀取出以做處理和比對的動 作。

VGA Display 程式的功能是用來將影像資料在 VGA 螢幕上顯 現，其輸出符合 VGA 標準的 VSYNC 及 HSYNC 信號給 VGA 螢幕，

及輸出 R、G、B 各 4 位元的數位影像資料，經過圖 2.13 DE1 開發實 驗板 VGA Connector 信號接線圖的 DAC 電阻電路後，連接至 VGA

螢幕的 RGB 接腳產生影像資訊。

圖 3.3 系統軟體架構圖