結論

本研究藉由特性要因分析方法，找出造成非對稱性 FDMOS 元 件之臨界電壓於 SPICE model 與 on-silicon 不匹配的真因，此乃因 在 Vt 離子植入的製造流程中，於微影光阻烘烤處理後的光阻所形成

圖 5-1 原先方向(old)與反向(new) FDMOS 臨界電壓電性結果 (a)N 型元件 (b)P 型元件

圖 5-2 (a) 離子植入機之晶片承載轉盤 3D 示意圖 (b) 離子植入入射角度與轉盤關係示意圖

圖 5-3 黃光微影光阻之 SEM 截面圖 (a)小尺寸元件 (b)大尺寸元件

圖 5-4 閘極氧化層於爐管的升降溫曲線

圖 5-5 閘極氧化層之電容-電壓(C-V)量測曲線

圖 5-6 閘極氧化層之崩潰電荷(QBD)量測曲線

圖 5-7 (a) 閘極之 SEM 剖面圖

(b) 閘極通道長度之 TEM 截面圖

圖 5-8 通道臨界電壓之離子植入實驗―FDMOS Vt 量測結果

圖 5-9 漂移區之離子植入實驗―FDMOS Vt 量測結果 (a) N 型元件 (b) P 型元件

圖 5-10 源極/汲極之離子植入實驗―FDMOS Vt 量測結果 (a) N 型元件 (b) P 型元件

圖 5-11 輕摻雜汲極之離子植入實驗―FDMOS Vt 量測結果 (a) N 型元件 (b) P 型元件

圖 5-12 On-silicon 與 SPICE model 之光阻截面差異圖

圖 5-13 單一原先方向元件之光阻遮蔽效應示意圖 (a) SPICE model (b) On-silicon

圖 5-14 原先方向元件與反向元件之光阻遮蔽效應示意圖

圖 5-15 FDMOS 元件離子植入分布 SCM 圖

圖 5-16 光阻膜厚與遮蔽效應示意圖

圖 5-17 (a)、(b) 改善後之 FD-NMOS 與 FD-PMOS 的臨界電壓曲線

參 考 文 獻

[1] http://www.topology.com.tw/TRI/default.asp

[2] 賴永齡，“SOI 功率元件分析”，私立逢甲大學，碩士論文，1-8 頁，民國九十一年。

[3] 莊達人，VLSI 製造技術，68-113 頁，四版，高立圖書有限公 司，台北，民國九十年。

[4] 電機產業資訊報導，第二卷第十期，21-30 頁，民國八十七年。

[5] B. J. Baliga, “Trends in power semiconductor devices,” IEEE Trans. on Electron Devices, vol. 43, no. 10, pp. 1717-1731, 1996.

[6] E. Wolfgang, F. J. Niedernostheide, D. Reznik and H. J. Schulze,

“Advances in power electronic devices,” Proc. IEEE Int. Electric Machines and Drives Con., pp. 4-8, 1999.

[7] B. J. Baliga, “Power Semiconductor Devices,” PWS. Publishing Company, pp. 41-53, 1995.

[8] S. M. Sze, “Physics of Semiconductor Devices,” 2nd Edition, New York, pp. 89-113, 1981.

[9] B. J. Baliga, “Evolution of MOS-bipolar power semiconductor technology,” IEEE Proc., vol. 76, no. 4, pp. 409-418, 1988.

[10] R. Van Overstraeten and H. De Man, “Measurement of the ionization rates in diffused silicon p-n junction,” Solid-State Electronics, vol. 13, pp. 583-608, 1970.

[11] S. Merchant, “Arbitrary lateral diffusion profiles,” IEEE Trans.

Electron Devices, vol. 42, pp. 2226-2230, 1995.

[12] W. Fulop, “Calculation of avalanche breakdown voltages of silicon p-n junctions,” Solid-State Electronics, vol. 10, pp. 39-43, 1967.

and breakdown voltage of short-channel MOSFET’s derived from two-dimensional analysis,” IEEE J. Solid-State Circuits, vol. SC-14, pp. 375-383, 1979.

[14] B. M. Wul and A. R. Shotov, “Multiplication of electrons and holes in p-n junction,” Proc. Congress on Solid State Physics, pp.

135-141, 1958.

[15] F. E. Holmes and C. A. T. Salama, “VMOS-A New MOS

Technology,” Solid-State Electron, vol. 17, pp. 1147-1154, 1974.

[16] V. A. K. Temple and P. V. Gray, “Theoretical Comparison of DMOS and VMOS Structures for Voltage and On-resistance,”

IEDM Tech. Dig., Abstr. 4.5, pp. 88-92, 1979.

[17] S. C. Sun and J. D. Plummer, “Modeling the On-resistance of LDMOS, VDMOS and VMOS Power Transistor,” IEEE Trans.

On Electron Device, vol. ED-27, pp. 356-367, 1980.

[18] V. Benda et al., “Power Semiconductor Device: Theory and Application,” JWS Press, pp. 91-100, 1999.

[19] T. J. Rodgers et al., “An Experimental and Theoretical Analysis of Double-Diffused MOS Transistors,” IEEE J. Solid-State Circuit, vol. SC-10, pp. 322-330, 1975.

[20] C. Bassin et al., “High-Voltage Device for 0.5um Standard CMOS Technology,” IEEE Trans. On Electron Device Letters, vol. 21, pp. 40-42, 2000.

[21] J. Jang et al., “RF LDMOS Characterization and Compact Modeling,” IEEE MTT-S Digest, pp. 130-150, 2001.

[22] Eiji Takeda et al., “Hot-Carrier Effects in MOS Device,”

Academic Press, pp. 101-125, 1995.

[23] Hussein Ballan and Michel Declercq, “High Voltage Device and Circuits in Standard CMOS Technologies,” Academic Press, pp.

201-249, 1998.

[24] Y. Taur and T. H. Ning, “Fundamentals of Modern VLSI Device,” Cambridge University Press, pp. 77-91, 1997.

[25] A. S. Grove, “Physics and Technology of Semiconductor Devices,” JWS Press, pp. 315-322, 1967.

[26] J. H. Huang et al., “A Physical Model for MOSFET Output Resistance,” IEDM Tech. Dig., pp. 569-572, 1992.

[27] M. K. Orlowski and C. Werner, “Model for the Electric Fields in LDD MOSFET’s — PartⅡ: Field Distribution on the Drain Side,” IEEE Trans. On Electron Device, vol. ED-36, pp. 382-391, 1989.

[28] K. W. Terrill et al., “An Analytical for the Channel Electric

Field in MOSFET’s with Graded-Drain Structure,” IEEE Trans.

On Electron Device Letters, vol. 11, pp. 440-442, 1984.

[29] M. D. Pocha and R. W. Dutton, “A Computer-Aided Design Model for High-Voltage Double Diffused MOS (DMOS) Transistors,” IEEE J. Solid-State Circuit, vol. SC-11, pp. 718- 726, 1976.

[30] K. Owyang and P. Shafer, “A New Power Transistor Structure for Improved Switching Performances,” Int. Electron Devices Meeting Tech. Dig., pp. 667-670, 1978.

自 傳

PECVD、SACVD 等 Low-K 薄膜特性的分析比較、TDS、SSM、

FSM、FTIR、AFM、SEM，m-ELT 等儀器的操作與結果分析，期

間與工程師一同發表了有關改善低介電材料表面附著力的專利，隨 後跨進了 90nm 的製程領域，協助研發 STI 的先進 Gap-fill

process，評估 AMAT 及 NVLS 兩大廠的 One step gap-fill 製程能 力，並與工程師發表數篇有關 STI 的專利，後期因為公司政策將竹 科 CRD 移轉至南科，我選擇留在新竹並轉職到 FAB TF module 擔 任 APCVD 及 SCRB 製程工程師，負責線上的 Process 改良與產品 良率相關問題的解決，最後，內轉到了 WAT 部門，從事 Design rule、Testkey layout、WAT 量測與電性資料分析工作至今。

2009 年，受到同事及長官的鼓勵在職進修，報考了交通大學半 導體專班，以第八名直接入取，兩年半的修業期間，習得了許多實 用的半導體相關知識，也結交了許多業界的朋友，學期末經由恩師 吳耀銓教授的悉心指導，發表 FD-MOS 製程之改善論文乙篇，並期 許於 2011 年底順利取得碩士學位，以開啟我人生光明燦爛的未來。