板做連結，分析 Socket 和測試載板之間的寄生效應，並建立補償機制。
第四章 測試系統模型應用與理論驗證：主要驗證方式為(1)改變 Pogo Pin 在 Socket 內的擺放位置；(2)Pogo Pin 和 Ground Pin 間的間距；(3)Thermal Ground Pin 二種結構設計上之改變，並透過第三章所建立的等效電路模型與補償機制之實際 應用，驗證理論與模型可行性。
第五章 結論與未來展望：說明本論文研究之成果，歸納整體寄生效應發生 的原因，最後提出測試系統在設計上所面臨的瓶頸與未來改善的重點。
10
第二章 測試系統之分段模型建立
本章將介紹整體測試系統之結構與設計方式，針對訊號在測試系統間的傳遞 路徑，對測試系統建立分段等效電路模型，並進行共模擬分析，研究分析結果是 否與測試系統訊號輸出特性相符。透過網路分析儀(VNA E5071C)輸出功率波之後，
藉由的銅軸電纜與高頻量測探針(Cascade 550 um)對測試系統執行量測工作，並與 高頻結構電磁模擬仿真(High Frequency Structure Simulator, HFSS)結果進行比對，
達到測試系統分段等效電路模型建立的目的。
2.1 測試系統設計
2.1.1 待測物設計
本論文為了完整分析整體測試系統的特性，將微帶傳輸線作為測試系統之待 測物，因為傳輸線的訊號輸出特性明確且容易讓設計者所掌握，可使得接下來的 研究過程，對測試系統整體的訊號特性分析更為單純且明確，下圖 2.1 作為待測物 之傳輸線三維結構示意圖，訊號由下方的 Pad 輸入，經過鍍穿孔(Via)後由傳輸線 傳遞訊號至另外一端之 Via，最後由下方的 Pad 將訊號輸出。
(a) 傳輸線上的 Pad 示意圖 (b) 傳輸線實體上視圖 圖 2.1、微帶傳輸線形式測試待測物結構
本傳輸線的功能在於作為整體測試系統中的待測物，並且連結 Socket 內部的 Pogo Pin、Ground Pin 與 Thermal Ground Pin，使整體測試系統形成迴路。在後續 的研究過程之中，傳輸線的等效電路模型都將會建立於整體測試系統等效電路模 型之中。
Pad
Ground
11
2.1.2 Socket 設計
IC 封裝完成之後，皆會經過測試來檢驗 IC 的良莠，為了因應大量的測試需求，
當 IC 執行測試時，會透過測試載具(Socket)來做為 IC 與測試載板的測試訊號連接 及緩衝介面；Socket 是一種測試載具，主要結構分為手測蓋、Guide Plate 與 Housing 三大部分。手測蓋的功能在於壓縮待測物，如下圖 2.2，使其與 Socket 間的 Pogo Pin 及測試載板達到良好的連接。
(a)手測蓋上視圖 (b) 手測蓋背視圖
圖 2.2、手測蓋實體圖
Socket 則是由穩定性較高的材料所組成，原因是為了避免在高頻量測時，訊 號受到 Socket 的介質影響而產生高頻損耗；此外，Socket 不易受到溫度與濕度的 影響，且具有較佳的耐磨性與耐衝撞性，在大量的 IC 測試過程之中，可有較佳的 Life time 以及良好的電氣特性。
Guide Plate 的主要功能在於定位，當 IC 置入測試載具的同時，會因為 Guide Plate 的設計而將 IC 的腳位導引至正確的位置，使得 IC 經過 Socket 與測試載板連 結時，在腳位的對位上能達到精確的要求。下圖 2.3 為佳捷科技所提供之 Guide Plate 實體圖，當 IC 置入 Guide Plate 之後，會因 Guide Plate 的設計，使其與 Housing 內 部的 Pogo Pin 自動對位。
圖 2.3、Guide Plate 實體上視圖
12
Socket 內部的 Housing 承載著 Pogo Pin 與 Thermal Ground Pin，主要為訊號傳 遞與迴流所使用。依據待執行測試之 IC 的 Pitch 選定 Housing 規格，並根據 IC 設 計時腳位設定，將彈簧針放置於 Housing 的內部並直立起來，使得 Pogo Pin 與 Thermal Ground Pin 可與 IC 和測試載板做連結。圖 2.4 為 Housing 實體未植針前的 上視圖，及 Housing 植針後的背視圖。
(a)Housing 實體上視圖 (b) Housing 植針後的背視圖 圖 2.4、Housing 實體圖
Pogo Pin 是由針軸、彈簧、針管三個基本部件經過精密儀器加工後成型的彈簧 式探針，其內部有一個彈簧結構，圖 2.5(a)為 Pogo Pin 內部的彈簧結構圖；而 Pogo Pin 的外部則採用高導電性金屬塗佈電鍍，常見為鍍金的方式來製作，此方式可提 高 Pogo Pin 的機械與電氣性能，如圖 2.5(b)。根據不同的封裝形式，使用者將會選 用不同種類的 Pogo Pin 去執行測試。由於每顆 IC 在製造的過程當中，底部的平整 度都不一定相同，故 IC 在執行測試時，會有一個由上往下的下壓過程，目的使 IC 藉由 Pogo Pin 內部的彈簧結構做為緩衝機制與測試載板的連結能達到最佳化，而 且對 IC 與測試載板上的 Pad 有保護的作用，可延長測試載板的使用次數。
(a) Pogo Pin 內部結構圖 (b) Pogo Pin 實體上視圖 圖 2.5、Pogo Pin 內部結構與實體圖
13
圖 2.6(a)的 Thermal Ground Pin 的設計方式與 Pogo Pin 相似，表面亦採用一致 的方式處理，如圖 2.6(b)。主體結構亦由針軸、彈簧、針管三個基本部件所組成，
其主要功能在於連接 QFN 封裝中央的 Thermal Ground Pad，而 Thermal Ground Pin 的針頭設計為爪型的樣式，爪型針頭的設計目的在於使 Thermal Ground Pin 與 Thermal Ground Pad 的連結達到更佳的效果。除此之外，爪型的設計常使用於 BGA 的封裝形式，使得 Thermal Ground Pin 與錫球的連接更佳的完善[1]。
(a) Thermal Ground Pin 內部結構圖 (b) Thermal Ground Pin 實體上視圖 圖 2.6、Thermal Ground Pin 內部結構與實體圖
介紹完 Socket 整體的部件之後，依據本論文研究目的，將 Pogo Pin 放置於 Housing 中央(Center)與邊緣(Side)的位置，其目的在研究 Pogo Pin擺針位置不同時，
訊號在傳遞的過程之中，輸出特性是否有所變異，之後將 Thermal Ground Pin 於 Housing 之中擺滿，完成 Socket 的整體擺針並組裝，下圖 2.7(a)為 Socket 內部的擺 針狀況與圖 2.7(b)為 Socket 組裝完成之後的實體樣式圖，圖 2.8 為整體 Socket 組裝 的示意圖。
(a) Socket 內部擺針位置示意圖 (b) 組裝完成後的 Socket 成品 圖 2.7、QFN Socket 內部的擺針實況與成品圖
Pogo Pin Side Pogo Pin Center
Thermal Ground Pin
14
圖 2.8、Socket 結構示意圖 2.1.3 測試載板設計
測試載板的主要功能在於導引由 Socket 傳遞過來的 IC 輸出訊號至測試機台，
已知傳輸線在長距離傳輸時，若要達到最低的功率損耗，則傳輸線的阻抗設計應 為 77Ohm，但若是考慮到功率的最大輸出，則傳輸線的阻抗應設計為 30Ohm，本 論文的測試載板採用阻抗 50Ohm 之設計，主要目的在於以上兩項數值之間取得平 衡；然而為了因應測試載板上的大量佈線，在設計測試載板的過程當中，特別改 變了 PCB 板(Print Circuit Board)的疊層架構為下圖 2.9，並採用六層板的 PCB 設 計。
圖 2.9、測試載板之疊層架構
15
由傳輸線等效電路模型圖 2.10 得知，單端傳輸線本身結構為一個低通濾波器，
故在執行高頻高速電路測試時，訊號在高頻傳輸時的功率損耗會非常的大，故將 PCB 板疊層架構薄型化，除了可以縮減傳輸線的線寬之外，還可以改善傳輸線的 高頻損耗。
(a) 傳輸線等效模型 (b) 傳輸線剖視圖 圖 2.10、傳輸線等效模型
為了不要使測試載板上的長傳輸線效應，影響後續的研究結果，本論文僅針 對測試載板上的 Pad 進行討論，圖 2.11 為設計完成後的測試載板實體圖，與測試 載板上的 Pad 示意圖。
圖 2.11、測試載板上的 Pad 示意圖
2.2 訊號傳遞路徑上的分段等效電路模型建立
透過 2.1 節對測試系統的分部介紹後，將各分部元件整合起來得到整體測試系 統的實際結構如圖 2.12，並了解訊號在測試系統間的傳輸路徑為測試載板上的 Pad
16
經 Pogo Pin 傳遞功率波進入待測物後，再由 Pogo Pin 傳遞訊號至測試載板上的 Pad，
最後透過測試機台，將訊號之特性呈現出來，供使用者做訊號分析之使用，如下 圖 2.13。本章節將針對訊號傳遞路徑上的元件進行分段模型的建立。
圖 2.12、整體測試系統實體圖
圖 2.13、訊號在測試系統中的傳遞路徑 2.2.1 待測物等效電路模型建立
由 2.1.1 得知，待測物為一條轉角的傳輸線，對傳輸線進行量測與電磁模擬，
取得整體傳輸線的散射參數，並將量測結果匯入高速數位模擬設計工具 (Advanced Design System, ADS)軟體，進行整體傳輸線的等效電路模型萃取。
17
SNP File SNP File
18
1
o r f
(2.4)
透過集膚深度之計算，觀察銅導線在高頻時，電流於導體內部所能通過的面 積，即可求得傳輸線的高頻損耗(𝑅𝑠𝑘𝑖𝑛)。圖 2.15 為傳輸線的剖視圖，其中 a 為傳 輸線的寬，b 為傳輸線的銅箔厚度，δ 為集膚深度；最後利用參考文獻[14-18]的傳 輸線等效 T 模型之公式，求得傳輸線在高頻時，修正訊號傳遞路徑之等效電容值 (𝐶𝑠𝑘𝑖𝑛)。
圖 2.15、集膚深度改變了電流在導體內部所能通過的面積
透過上述的推導，將結果帶入參考文獻[14]的傳輸線等效 T 模型架構，即可得 到圖 2.16 的待測物等效電路模型，圖 2.17 為待測物整體規格，圖 2.18 則為傳輸線 等效電路模型輸出特性與量測、模擬結果之比較；其中𝐿𝑠為傳輸線整體之迴流路徑 電感，𝐶𝑔為傳輸線與參考平面間的等效電容，𝑅𝑠𝑘𝑖𝑛集膚效應與高頻的損耗電阻，
𝐶𝑐𝑜𝑚𝑝𝑒𝑛𝑠𝑎𝑡𝑖𝑜𝑛為修正傳輸線在高頻時的二次諧振之補償電容，𝑅𝑐𝑜𝑝𝑝𝑒𝑟為傳輸線本身
之內損，𝑅𝑚𝑒𝑑𝑖𝑢𝑚為傳輸線與參考平面間的介質間的損耗，最後透過最佳化的方式，
完成待測物等效電路模型建立。
圖 2.16、傳輸線等效電路模型
Ls Ls
Cg
Rcopper Rcopper
Rskin
Rmedium
Ccompensation
19
20
2.2.2 Pogo Pin 模擬與量測環境介紹與等效電路模型建立
由 2.1.2 節中的 Socket 設計說明可以得知，Pogo Pin 為一根直立式的彈簧針，
故無法透過探針直接量測；圖 2.19 為 Pogo Pin 的量測方法，Pogo Pin 藉由 Housing 固定於測試載具內部，透過上下兩層測試板(Evaluation Board, EV Board)壓縮後，
使得 Pogo Pin 與測試板達到完整的連結，並可執行後續的量測工作。
(a)Pogo Pin 量測示意圖 (b) Pogo Pin 量測實體圖 圖 2.19、Pogo Pin 透過測試板與 Housing 執行量測時的示意圖
由上圖 2.19 可知，為了使高頻探針能夠方便量測，上下兩層測試板為共平面 波導(Co-planar Wave Guide with Ground, CPWG)形式的兩層板，上層測試板之設計 為第一層的傳輸線經由 Via 連接到第二層的 Pad；而下層測試板的設計為一條傳輸 線，為了減少迴流路徑的寄生電感量，故在測試板上打入多根的 Via。藉由測試板 與 Pogo Pin 的連結，使得高頻量測探針透過測試板的介面量測得到整體之效應，
並將上下兩層之測試板做 De-embedded，以求得 Pogo Pin 的實際量測數據。接著 介紹 Pogo Pin 的電磁模擬方式，如圖 2.20 與圖 2.21。
並將上下兩層之測試板做 De-embedded，以求得 Pogo Pin 的實際量測數據。接著 介紹 Pogo Pin 的電磁模擬方式，如圖 2.20 與圖 2.21。