本章將研究的結果進行總結，並提出實驗未來可改善與發展的方向。
本研究由科技部計畫之經費支持完成。
第二章 理論基礎與文獻回顧
薄膜電晶體簡介
2.1.1 薄膜電晶體之結構
薄 膜 電 晶 體 是 場 效 電 晶 體 的 一 種 ， 包 含 給 予 通 道 電 壓 的 閘 極 電 極 (gate electrode)、產生電容效應的閘極介電層(gate dielectric)、提供載子流通的主動層 (active layer)、以及提供電流流通的兩個導電電極源極(source)及汲極(drain)，藉由 這些薄膜不同堆疊方式可以分為不同結構的薄膜電晶體。若以閘極電極的位置作 為區分，可分成上閘極(top-gate)與下閘極(bottom-gate)兩類，而以源汲極電極與主 動層與介電層界面是否在同側又可分為交錯型(staggered)及共平面型(coplanar)兩 種，如圖 2.1-1 所示。以下閘極結構的元件來說，由於背通道層(back channel)暴露 於大氣環境中，因此對於環境相當敏感，所以通常都會加上鈍化層(passivation layer) 保護通道，減少環境對薄膜電晶體的影響。本實驗採用的結構是交錯下閘極型。
圖 2.1-1 各種不同薄膜電晶體之結構示意圖 (a)交錯下閘極型(staggered bottom-gate) (b)交錯上閘極型(staggered top-bottom-gate) (c)共平面下閘極型(coplanar bottom-bottom-gate) (d)共平面上閘極型(coplanar top-gate) [11]
(a) (b)
(c) (d)
2.1.2 薄膜電晶體之工作原理
由前一小節所述，薄膜電晶體為一種三端點之開關元件，其工作原理與金屬-氧 化 物 - 半 導 體 場 效 電 晶 體 (metal-oxide-semiconductor field-effect transistor, MOSFET)十分相似，藉由改變施加在閘極的外加偏壓調變主動層通道之導電性，
進而影響源極與汲極電極兩端流通的電流大小。依據主動層內部多數載子的種類 可區分為 n 型通道及 p 型通道，n 型通道中多數載子為電子，p 型通道中多數載子 則為電洞。以 n 型通道來說，當對閘極外加一偏壓時，會藉由閘極介電層在主動層 中產生一電場，若施加正偏壓，電子會聚積(accumulation)形成電子通道，使電流可 以從汲極流向源極，若反過來施加負偏壓，電子則會被電場排開產生空乏區 (depletion region)，使電流無法輕易流過，如圖 2.1-2 所示。
此外，依閘極未施加偏壓時通道層之狀態又可分為兩種，增強型(enhancement mode)及空乏型(depletion mode)，增強型在無外加偏壓時，通道層為關閉狀態，在 施加偏壓後才能使載子聚積形成通道，而空乏型在無外加偏壓時，通道層就是開啟 狀態，必須要外加偏壓去形成空乏區關閉通道。
圖 2.1-2 理想 n 型薄膜電晶體隨著閘極電壓變化之能帶圖 (a)閘極無外加偏壓 (b) 閘極施加正偏壓 (c)閘極施加負偏壓。[16]
(a) (b) (c)
2.1.3 薄膜電晶體之特徵參數
薄膜電晶體元件的電特性表現可以由兩種量測圖形作為判斷，分別是轉換特 性曲線(transfer characteristic curve)及輸出特性曲線(output characteristic curve)，如 圖 2.1-3。
電容值(insulator capacitance per unit area) (F/cm2)、W 為元件通道之寬度(channel width) (μm)、L 為元件通道之長度(channel length) (μm)、VGS為閘極-源極電壓(gate voltage) (V)、VDS為汲極-源極電壓(drain voltage) (V)、IDS為汲極-源極電流(drain current) (A)、Vth則是臨界電壓值(threshold voltage) (V)。以下依序介紹各項特徵參 數:
其中gm,lin為操作在線性區時之轉導(transconductance)，其值為:
其中gm,sat為操作在飽和區時之轉導(transconductance)，其值為:
gm,sat = d(IDS)
其中Cox為單位面積之介電層電容 (F/ cm2)、q 為單位電荷 (C)、S.S.為次臨界 擺幅 (V/dec)、e 為尤拉數(Euler’s number)、kB為波茲曼常數(Boltzmann constant)、T 為絕對溫度 (K)。
電流開關比 (on/off current ratio)
電流開關比為元件在導通及關閉狀態下電流的比值，用於顯示出元件開 關效果顯著程度。本研究定義開關電流比為汲極-源極電流(IDS)的最大值與最 小值之比值。
閘極漏電流(gate leakage current, IGS)
當元件操作時，在閘極施加偏壓使介電層與通道層之間產生電場，此時 部分載子會因為電場穿隧閘極介電層而形成漏電流，此漏電流會影響元件的 特性曲線，過大時還有可能會使元件燒毀，因此選用適當的閘極介電層對元 件相當重要。
2.1.4 薄膜電晶體之介電層電性分析
介電質(dielectric)為一種可被外加電場給極化的絕緣材料。當介電質被置入於 外加電場中，因其原子核束縛力比較強，所以束縛電荷只會移動微小距離，正電荷 往電場方向些微移動，負電荷則往相反方向移動，使其內部產生電偶極矩，從沒有 極性變為有極性分子，此就是極化現象。當介電質界電常數越高時，表示其有較好 的極化能力，能儲存較多的電荷，其電容值可由下式表示:
C = ε0εrAd (2.9) 其中 C 為電容值 (F)、ε0為真空介電常數 (F/m)、εr為相對介電常數，A 為平行板 面積大小 (m2)，d 為平行板間距離 (m)。
電晶體共源極放大器簡介
放大器是一個能將輸入訊號的電壓放大的裝置，其中電晶體共源極放大器 (common-source amplifier)是一種基礎的電晶體反相放大電路，藉由一個負載端以 及一個驅動電晶體組成，而負載端可以分為兩類，一種為被動式電阻負載，一種為 主動式電晶體負載，其中電阻負載容易佔據製程面積，因此應用上以主動式電晶體 負載較為常見。
2.2.1 電晶體共源極放大器之工作原理
共源極放大器其典型電路圖如圖 2.2-1 所示。從共源極放大器的字面上就可以 得知，其為一種共用「源極」的電路，輸入端與輸出端皆以源極做為地端，閘極作 為放大器輸入端，由此輸入電壓訊號；汲極與負載連接處作為輸出端，由此量測輸 出電壓訊號，而負載另一端則連接至電源供應器(VDD)。
共源極放大器在輸入電壓為低電位時，由於未超過驅動電晶體的臨界電壓，因 此驅動電晶體未被導通，使輸出電壓仍然維持在高電位，但隨著輸入電壓大於驅動 電晶體臨界電壓時，驅動電晶體將被導通，輸出電壓開始下降，當輸入電壓為 VDD
時，輸出電壓將降至零電位。
(a) (b)
圖 2.2-1 共源極放大器電路示意圖(a)被動式電阻負載及(b)主動式電晶體負載 [19]。
2.2.2 電壓轉換特性
在共源極反相放大器中，可以透過量測電壓轉換特性(voltage transfer characteristic, VTC)，分析反相放大器的行為表現。圖 2.2-2(a)為理想狀況下反相 器的電壓轉換特性曲線，當輸入電壓小於VDD/2時，輸出電壓維持在VDD，邏輯值 判定為 1；當輸入電壓大於VDD/2時，輸出電壓則降至 0，邏輯值判定為 0。
圖 2.2-2 (a)理想反相器[20](b)實際情況下[21]反相放大器之電壓增益特性曲線
實際情況下，反相器無法有這麼明確的電壓轉換特性。如圖 2.2-2(b)所示，
實際共源極放大器的電壓轉換為一漸進的過程，因此定義轉換開始與結束的位置 為轉換特性曲線斜率為-1 的地方，式子可寫成:
dVout
dVin = −1 (2.10) 在這兩個電壓點可以定義出輸入與輸出電壓的參考點，低輸入電壓為VIL其對應之 高輸出電壓為VOH；高輸入電壓VIH對應之低輸出電壓為VOL。此四個電壓點在邏 輯判定的功用為:
(a) (b)
VIL:邏輯判定為 1 的最大輸入電壓
的驅動電晶體電流、RD為負載電阻、gm為輸入電壓等於VGS時的驅動電晶體轉導。
效載子遷移率應為相同，所以增益公式可簡化為 訊邊界量化其對於雜訊的容忍力，其中一項為高電位雜訊邊界(noise margin high, NMH)
從圖 2.2-3 中可以發現在VIL與VIH之間有一個電壓範圍，此範圍內的輸入電 壓可能無法使反相邏輯電路正確判讀為 0 或 1 的輸入，此區域稱為轉換區
(transition region)。當輸入電壓在VIL與VIH之間時，電壓轉換特性曲線斜率大，因 此，此區域通常做為反相放大器的操作區。若轉換區範圍變大時，可以使反相放 大器的電壓增益操作範圍增大，但會因此得到較小雜訊邊界，較不適合做為反相 邏輯電路。
圖 2.2-3 雜訊邊界和轉換區之示意圖[20]
2.2.4 頻率響應[23]
頻率響應為一電子系統輸入振幅固定，變化訊號頻率時，其系統相對輸出端 的響應常以波德圖來描述。波德圖是一種半對數圖，橫軸是以對數座標表式的頻 率值(Hz)，縱軸是以線性座標表示的電壓增益(dB)，隨著頻率的上升，放大器的 電壓增益會隨之下降，圖 2.2-4 為典型放大器波德圖。
圖 2.2-4 典型放大器波德圖。[24]
當放大器輸出功率為輸入功率的 0.5 倍時，所對應到之頻率為截止頻率，由 於波德圖縱軸皆以分貝(dB)為單位，因此經由下列數學式轉換可知
10log 0.5 = −3 (dB) (2.31) 在波德圖中，當增益下降 3 dB 時對應頻率值即為截止頻率。
而截止頻率也可以藉由公式推算得到，在共源極放大器中其截止頻率可列為 fc = 2πRC1 (Hz) (2.32) 其中 R 為負載電阻，C 為電路等效電容值。
而單個電晶體等效電容值則為
C = 2Cov+23Cgate (2.33) Cov為電晶體源汲極與閘極交疊區域電容值，Cgate為電晶體尺寸比面積電容值。
在波德圖中電壓增益會隨著頻率變化而改變，其變化量可用下列數學式表示 AvdB = −10 log[1 + �ww
c�2] (dB) (2.34) 其中AvdB為角頻率在 w 下電壓增益之變化量 (dB)，w 為角頻率 (rad/s)，wc為截 止角頻率 (rad/s)。
再來將式 2.16、2.32 與 2.34 合併可得到電阻式負載放大器擬合曲線公式 AvTOL= Av+ AvdB = g𝑚𝑚DRL− 10 log[1 + �2πRf
LC�2] (dB) (2.35) 而電晶體負載放大器與電阻式負載放大器有類似的擬合曲線公式，藉著式 2.26、
2.32 與 2.34 可得到
AvTOL= Av+ AvdB =gg𝑚𝑚D
𝑚𝑚L− 10 log[1 + �2πRf
LC�2] (dB) (2.36) 再來將負載轉導等效為負載阻抗
1
g𝑚𝑚L= RL (2.37) 再將式 2.36 與 2.37 合併即可得到與電阻式負載相同之曲線擬合公式。
其中AvTOL為頻率 f 下電壓增益值，f 為頻率，C 為電路等效電容值，gmD為驅動 電晶體之轉導，gmL為負載電晶體之轉導，RL為負載電阻。
由於電阻式負載與電晶體負載放大器皆有相同曲線擬合公式，因此本實驗使用式 2.35 去擬合曲線量測之波德圖，並將gmD、RL、C 都設為變數，再藉著判斷係數 判斷擬合曲線與公式的相符程度，藉以得到最近似於量測結果的擬合數值。
電晶體差分放大電路之簡介
差分放大器為一種將兩個輸入端的電壓差以一個固定增益放大的電子元件，
其在現在的類比放大電路中為十分常見且基礎的單位元件。圖 2.3-1 為其典型電路 示意圖。
圖 2.3-1 典型電晶體差分放大電路示意圖。[23]
在理想之差分放大器中，輸出電壓(Vo )將正比於兩輸入電壓(V1、V2 )之差值，
數學式可列為
Vo∝ (V1 − V2) (2.38) 此時增益比例為差模增益(Ad)，與兩輸入電壓(V1、V2)之差值—差模訊號(Vd)與輸出 電壓(Vo)之關係為
Vo = Ad(V1− V2) = AdVd (2.39) 在理想情況下，若兩輸入電壓(V1、V2)相等時，輸出電壓應該為 0，但在現實中差 分放大器的輸出電壓將會正比於兩輸入電壓的平均值，此平均值我們將其稱作共 模訊號(Vc)，而此增益比例為共模增益(Ac)，數學式可列為
Vo= Ac(V1+V2 2) = AcVc (2.40) 由式 2.39 與式 2.40 可以用一個數學式表示所有情況下差分放大器的輸出電壓值
Vo = AdVd+ AcVc (2.41) 共模訊號為同時存在於電路與地端的訊號，因此對於電路來說共模訊號是干 擾訊號，會使電路訊號被其掩蓋導致其失真，而差模訊號是只存在電路中的原始訊 號，所以對於差分放大器來說，差模增益需遠大於共模增益，使差模訊號放大並抑 制共模訊號。為了分析現實中差分放大器對於共模訊號的抑制能力，定義差模增益 與共增益的比值為共模抑制比(common mode reject ratio, CMRR)，通常 CMRR 皆
Vo = AdVd+ AcVc (2.41) 共模訊號為同時存在於電路與地端的訊號，因此對於電路來說共模訊號是干 擾訊號，會使電路訊號被其掩蓋導致其失真，而差模訊號是只存在電路中的原始訊 號，所以對於差分放大器來說，差模增益需遠大於共模增益，使差模訊號放大並抑 制共模訊號。為了分析現實中差分放大器對於共模訊號的抑制能力，定義差模增益 與共增益的比值為共模抑制比(common mode reject ratio, CMRR)，通常 CMRR 皆