非晶氧化銦鎵鋅(a-IGZO)薄膜電晶體差分放大電路之研究

(1)

國立臺灣大學電機資訊學院光電工程學研究所碩士論文

Graduate Institute of Photonics and Optoelectronics College of Electrical Engineering and Computer Science

National Taiwan University Master Thesis

非晶氧化銦鎵鋅(a-IGZO)薄膜電晶體差分放大電路之研究 a-IGZO Thin-Film Transistor-Based Differential Amplifier

Circuits

洪韶謙 Shao-Qian Hong

指導教授：陳奕君博士 Advisor: I-Chun Cheng, Ph.D.

中華民國 107 年 9 月

Sep 2018

(2)

(3)

致謝

碩士兩年的時光飛逝，轉眼間就到了離開學校的季節，兩年間雖然辛苦但收穫良多，由衷的感謝陳奕君老師在兩年間不僅僅是教導研究上的知識，也認真的跟我們分享未來在職場上可能會面臨的情況，並時時刻刻的提醒我們做實驗的態度，且發自內心的關心著每位同學，真的很謝謝老師的用心，也謝謝師丈陳建彰老師時常來休息室關心大家的實驗狀況並爭取更好的實驗環境給我們，讓大家可以較舒適的進行研究。還有也非常感謝材料系的蔡豐羽老師和蘇東裕學長，提供原子層沉積系統並且不辭辛勞的幫忙我沉積介電層薄膜，讓我的實驗可以順利完成。

實驗室的學長們雖然都已經畢業，但也是非常謝謝昀軒、書銘、佳勳、皓麟、

文亮、振淳、俊凱學長能在我碩一的時候教導我機台的操作並傳承給我實驗的細節，

其中非常感謝昀軒和書銘學長，每當我面對困難時學長們總是能一針見血地幫我指出癥結點，並提供方向讓我去思考解決問題，還有也謝謝實驗室的夥伴韋丞、淳真、鄭宇、佳淳、睿軒和虹樺，在實驗中遇到什麼麻煩時大家都互相幫忙並一同歡笑的走完了這兩年。也謝謝學弟們弘毅、家駿、俊瑜和晏樓在我很忙的時候幫忙分攤實驗室的機台維護和一些耗材的採購，沒有你們的幫助我的實驗會做的更艱辛。

很高興我在這兩年間認識了大家，因為大家的幫忙我才能完成我的碩士學業，在此對家表達深深的感謝。

最後，我要謝謝我的家人們，謝謝爸爸媽媽能讓我到台北讀書，能讓我不用擔心經濟問題的完成學業，也謝謝我姊姊能適時地開導我面對人生的挑戰，也謝謝阿嬤常常關心我的情況且念經保佑我學業能夠順利，也謝謝博娟陪伴我度過難熬的碩士兩年，每當我快要崩潰時你都會在一旁陪伴我給我鼓勵讓我有勇氣面對挑戰。

經過這兩年的磨練，期許自己和大家都能在未來能發揮所長，為這個世界盡一份力。

(4)

中文摘要

本研究目標在於開發非晶氧化銦鎵鋅(a-IGZO)薄膜電晶體差分放大電路。首先藉由改變 SiOx鈍化層沉積與退火順序、後退火時間與主動層厚度，於玻璃基板上進行 a-IGZO 薄膜電晶體電性優化，並藉由此 a-IGZO 薄膜電晶體製作出電阻負載共源極放大器與電晶體負載共源極放大器。接著，再透過兩個相同負載的共源極放大器製作出差分放大電路，並利用理想電流源與電晶體電流源兩種不同的電流源進行驅動。最後，再將共源極放大器與差分放大器應用於聚偏氟乙烯 (poly(vinylidene fluorid), PVDF)壓電觸覺感測，分析兩種放大器對於共模雜訊的抑制能力。

所採用的 a-IGZO 薄膜電晶體具交錯下閘極型結構，在製作上由於背通道鈍化層沉積時會導致薄膜電晶體臨界電壓與次臨界擺幅增加，因此實驗中先沉積 SiOx

背通道鈍化層後再進行退火製程，以修復沉積時對主動層與介電層造成之缺陷。優化後的主動層厚度與退火時間分別為 22.5 nm 和 60 mins，此時 a-IGZO 薄膜電晶體之飽和載子遷移率達 3.94 cm²V^-1s^-1、臨界電壓 4.31 V、次臨界擺幅 0.22 V/dec 和電流開關比為 8.5×10⁸。

在放大器方面，藉著最佳參數 a-IGZO 薄膜電晶體製作出 1 MΩ電阻負載共源極放大器與幾何長寬比(W/L)active/(W/L)load 為 16 的電晶體負載共源極放大器，在 VDD為 10 V 時，電壓增益分別達 6 V/V 與 3 V/V，截止頻率則為 542.2 Hz 與 2.13 kHz，兩者電壓增益皆與理想計算值相近。相較於電阻負載共源極放大器，電晶體負載共源極放大器具較高的截止頻率，此乃因為串聯之負載電晶體的電容使整體電路的等效電容降低而得以提升。接著，利用兩相同結構的共源極放大器串接形成差分放大電路，並分別以理想電流源與電晶體電流源驅動下分析電路的低頻增益與截止頻率。在以理想電流源驅動的差分放大電路，當 VDD為 10 V 時低頻增益與截止頻率兩值都與組成的共源極放大器相近；而以電晶體電流源驅動的差分放大電路，其截止頻率則都高於組成的共源極放大器，原因亦來自於串聯的驅動電晶體

(5)

降低整體電路的等效電容值，進而提升截止頻率。

最後，分別將電晶體負載共源極放大器與以理想電流源驅動的電晶體負載差分放大電路應用於 PVDF 壓電觸覺感測上。結果顯示共源極放大器無法抑制共模雜訊，會同時放大雜訊與壓電訊號，在共模雜訊作用下訊雜比(signal to noise ratio, SNR)值約為 186.2 (22.7 dB)；而所製作的差分放大電路則能有效的抑制共模雜訊，

在共模雜訊作用下 SNR 值能提升至 549.5 (27.4 dB)。

關鍵字：氧化銦鎵鋅、薄膜電晶體、共源極放大器、差分放大電路

(6)

Abstract

The goal of this research is to develop differential amplifiers based on amorphous indium-gallium-zinc-oxide (a-IGZO) thin-film transistors (TFTs). First, the bottom-gate a-IGZO TFTs were optimized in terms of the sequence of processing steps, and the thickness and annealing time of the a-IGZO channel. Next, common-source amplifiers with either resistive loads or active loads were implemented using the optimized a-IGZO TFTs. Afterwards, two common-source amplifiers with identical loads were interconnected through via-holes to form the differential amplifier, which was driven by either an ideal current source or a transistor current source. Last, both common-source amplifiers and differential amplifiers were connected to PVDF piezoelectric tactile sensors, and their abilities to reject common-mode signals were analyzed.

The a-IGZO TFT has an inverted-staggered bottom-gated structure. Because the deposition process of SiOx passivation layer can introduce defects in the a-IGZO channel and the HfO2 gate dielectric, causing an increase of the threshold voltage and subthreshold swing, the passivation layer was deposited followed by an annealing process of the a- IGZO channel. The optimal channel thickness and annealing time are 22.5 nm and 60 mins, respectively. The optimal a-IGZO TFT has an saturation mobility 3.94 cm²V^-1s^-1, threshold voltage 4.31 V, subthreshold swing 0.22 V/dec, and on/off current ratio of 8.5×10⁸, respectively.

The optimized a-IGZO TFTs were then integrated to form common-source amplifiers with either a resistive load of 1 MΩ or an active load using a geometric aspect ratio, (W/L)active / (W/L)load, of 16. At a supplied voltage (VDD) of 10 V, the voltage gains are 6 V/V and 3 V/V, respectively, the cutoff frequencies are 542.2 Hz and 2.13 kHz, respectively. Both voltage gains were close to the theoretical values. Because the equivalent capacitance of the entire amplifier circuit with an active load is lowered due

(7)

to the series connection of two TFTs, its cutoff frequency is higher than that of the amplifier with a resistive load. Next, differential amplifiers were formed by integrating two common-source amplifiers with identical loads. The amplifiers were either driven by an ideal current source or a transistor current source. For differential amplifiers driven by an ideal current source, both the low-frequency gain and the cutoff frequency are close to that of the individual common-source amplifier. For differential amplifiers driven by a transistor current source, the cut-off frequency is increased, because the driving transistor connected in series can reduce the equivalent capacitance of the entire circuit.

Finally, the common-source amplifier and differential amplifier with an active load and driven by an ideal current source were connected to PVDF piezoelectric tactile sensors. The result shows that the common-source amplifier cannot reject the common- mode signal and amplifies the noise and signal simultaneously, giving a signal-to-noise ratio (SNR) of 186.2 (22.7 dB), while the differential amplifier can effectively reduce the common-mode signal, yielding a SNR of 549.5 (27.4 dB).

Index Terms — indium-gallium-zinc oxide (IGZO), thin-film transistor (TFT), oxide- semiconductor, common-source amplifier, differential amplifier.

(8)

圖目錄

圖 2.1-1 各種不同薄膜電晶體之結構示意圖 (a)交錯下閘極型(staggered bottom- gate) (b)交錯上閘極型(staggered top-gate) (c)共平面下閘極型(coplanar bottom- gate) (d)共平面上閘極型(coplanar top-gate) [11] ... 6 圖 2.1-2 理想 n 型薄膜電晶體隨著閘極電壓變化之能帶圖 (a)閘極無外加偏壓 (b) 閘極施加正偏壓 (c)閘極施加負偏壓。[16] ... 7 圖 2.1-3 典型 a-IGZO 薄膜電晶體之特性曲線。(a)轉換特性曲線及(b)輸出特性曲

線。[17] ... 8 圖 2.2-1 共源極放大器電路示意圖(a)被動式電阻負載及(b)主動式電晶體負載

[19]。 ... 13 圖 2.2-2 (a)理想反相器[20](b)實際情況下[21]反相放大器之電壓增益特性曲線 .. 13 圖 2.2-3 雜訊邊界和轉換區之示意圖[20] ... 17 圖 2.2-4 典型放大器波德圖。[24] ... 18 圖 2.3-1 典型電晶體差分放大電路示意圖。[23] ... 20 圖 2.4-1 K. Nomura 等人製作之 a-IGZO 薄膜電晶體。(a)輸出特性曲線 (b)轉換特

性曲線 (c) a-IGZO 薄膜電晶體結構圖[8] ... 22 圖 2.4-2 H. Yabuta 等人製作之 a-IGZO 薄膜電晶體結構圖[25]。(a)剖面圖 (b)上視

圖。 ... 23 圖 2.4-3 H. Yabuta 等人製作之 a-IGZO 薄膜電晶體特性圖[25]。(a)轉換特性曲線

(b)輸出特性曲線。 ... 23 圖 2.4-4 M. Kim 等人製作之 a-IGZO 薄膜電晶體結構圖[17]。(a)沒有蝕刻阻擋層

(b)有蝕刻阻擋層。 ... 24 圖 2.4-5 M. Kim 等人製作之 a-IGZO 薄膜電晶體特性圖[17]。(a)轉換特性曲線 (b) 輸出特性曲線。 ... 24 圖 2.4-6 在不同 Ar 電漿處理時間下，a-IGZO 薄膜電阻率與載子濃度變化圖

(12)

[26]。 ... 25 圖 2.4-7 J. Park 團隊製作之 a-IGZO 薄膜電晶體轉換特性曲線。(a)未經過 Ar 電漿

處理 (b)經過 Ar 電漿處理[26]。 ... 25 圖 2.4-8 J. Jeong 團隊製作之不同濺鍍氣壓下 a-IGZO 薄膜電晶體特性曲線[27]。

(a)5 mtorr 下轉換特性曲線 (b)1 mtorr 下轉換特性曲線 (c)5 mtorr 下輸出特性曲線 (d)1 mtorr 下輸出特性曲線。 ... 26 圖 2.4-9 J. Lee 團隊製作之 a-IGZO 薄膜電晶體轉換特性曲線[28]。 ... 27 圖 2.4-10 W. Chen 團隊製作之 a-IGZO 薄膜電晶體偏壓穩定性分析圖[29]。 ... 27 圖 2.4-11 K. Nomura 團隊製作之 a-IGZO 薄膜電晶體在沉積不同鈍化層後在 VDS

為 10 V 下轉換特性曲線[30]。 (a)沉積不同鈍化層前後之差異 (b)Al2O3

(c)SiO2 (d)Y2O3。 ... 28 圖 2.4-12 H. Hsu 團隊使用不同閘極介電層材料製作之 a-IGZO 薄膜電晶體[31]。

(a)轉換特性曲線 (b)撓曲測試下特徵參數變化圖。 ... 29 圖 2.4-13 G. Lee 團隊製作之 a-IGZO 薄膜電晶體穿透度對光波長圖[32]。 ... 29 圖 2.4-14 G. Lee 團隊製作之 a-IGZO 薄膜電晶體在不同撓曲程度下的特性曲線

[32]。(a)轉換特性曲線 (b)輸出特性曲線。 ... 30 圖 2.4-15 H.-C. Liu 等人製作的 a-IGZO 薄膜電晶體[33]。奈米銀線對齊方向

(a)90° (b)45° (c)10°，對應之轉換特性曲線 (d)90° (e)45° (f)10°。 ... 30 圖 2.4-16 M.-J. Ahn 團隊製作 ITO 埋層之 a-IGZO 薄膜電晶體[34]。(a)轉換特性曲

線 (b)輸出特性曲線。 ... 31 圖 2.4-17 S. Lee 團隊製作之線狀 a-IGZO 薄膜電晶體[35]。(a)轉換特性曲線 (b)源

汲極線狀結構圖。 ... 32 圖 2.5-1 Y.-H. Tai 團隊以 (a)單閘極 a-IGZO 薄膜電晶體 (b)雙閘極 a-IGZO 薄膜電晶體 (c)正回饋方式製作差分放大電路[52]。 ... 36 圖 2.5-2 Y.-H. Tai 團隊製作之差分放大電路波德圖[52]。 ... 36

(13)

圖 2.5-3 pseudo-CMOS 邏輯反相器。(a)原始電路圖 (b)示意圖 (c)邏輯符號[53]。

... 37

圖 2.5-4 K. Ishida 團隊製作之運算放大器。(a)電路示意圖 (b)波德圖[53]。 ... 37

圖 2.5-6 C. Garripoli 團隊製作之 a-IGZO 雙閘極薄膜電晶體差分放大電路[24]。(a) 正回饋差分放大電路 (b)正回饋差分放大電路搭上自偏壓上閘極退化負載 (c) 正回饋差分放大電路搭上增強型自偏壓上閘極退化負載 ... 38

圖 2.5-7 C. Garripoli 團隊製作之 a-IGZO 雙閘極薄膜電晶體差分放大電路波德圖 [24]。(a)正回饋差分放大電路 (b)正回饋差分放大電路搭上自偏壓上閘極退化負載 (c) 正回饋差分放大電路搭上增強型自偏壓上閘極退化負載。 ... 39

圖 3.1-1 射頻磁控濺鍍系統示意圖[62] ... 42

圖 3.1-2 電子束蒸鍍系統示意圖[64] ... 43

圖 3.1-3 原子層沉積之步驟示意圖[66] ... 45

圖 3.1-4 電漿輔助化學氣相沉積系統示意圖[69] ... 46

圖 3.6-1 電壓隨耦器簡易電路圖。 ... 58

圖 3.6-2 共源極放大器與差分放大電路動態訊號量測示意圖 ... 58

圖 3.6-3 單純壓電訊號按壓方式 ... 59

圖 3.6-4 壓電訊號與給予單面手指雜訊按壓方式 ... 60

圖 3.6-5 壓電訊號與給予雙面手指雜訊按壓方式 ... 61

圖 4.1-1 二氧化鉿介電層在 MIM 結構下之電容-電壓曲線。 ... 62

圖 4.2-1 無 SiOx鈍化層且主動層於 350 ℃後退火 1 h之 a-IGZO 薄膜電晶體轉換特性曲線。主動層厚度為 (a) 15 nm (b) 22.5 nm (c) 30 nm。 ... 64

圖 4.2-2 主動層於 350 ℃後退火 1 h之 a-IGZO 薄膜電晶體於 SiO^x鈍化層沉積後之轉換特性曲線。主動層厚度為 (a) 15 nm (b) 22.5 nm (c) 30 nm。 ... 65 圖 4.2-3 主動層厚度為 22.5 nm 之 a-IGZO 薄膜電晶體於不同製程階段的轉換特

性曲線。 (a)SiOx鈍化層沉積前 (b) SiOx鈍化層沉積後 (c) SiOx鈍化層沉積

(14)

後再經 350 ℃退火 1 h。 ... 67 圖 4.2-4 主動層厚度為 15 nm 下不同退火時間之 a-IGZO 薄膜電晶體的特性曲

線。退火時間 (a) 15 mins (c) 30 mins (e) 60 mins 之轉換特性曲線，退火時間 (b) 15 mins (d) 30 mins (f) 60 mins 之輸出特性曲線。 ... 69 圖 4.2-5 主動層厚度為 22.5 nm 下不同退火時間之 a-IGZO 薄膜電晶體的特性曲

線。後退火時間 (a) 15 mins (c) 30 mins (e) 60 mins 之轉換特性曲線，後退火時間 (b) 15 mins (d) 30 mins (f) 60 mins 之輸出特性曲線。 ... 70 圖 4.2-6 主動層厚度為 30 nm 下不同退火時間之 a-IGZO 薄膜電晶體的特性曲

線。退火時間 (a) 15 mins (c) 30 mins (e) 60 mins 之轉換特性曲線，退火時間 (b) 15 mins (d) 30 mins (f) 60 mins 之輸出特性曲線。 ... 71 圖 4.2-7 在不同主動層厚度下，具 SiOx鈍化層並經 350 ℃ 60 mins 後退火之 a-

IGZO 薄膜電晶體之特徵參數。 ... 72 圖 4.2-8 在不同後退火時間下，主動層厚度為 22.5 nm 之 a-IGZO 薄膜電晶體特徵

參數。 ... 73 圖 4.3-1 不同 VDD下主動層厚度為 22.5 nm 之 a-IGZO 薄膜電晶體被動式負載共源極放大器的 (a)電壓轉換特性曲線及 (b)電壓增益曲線，負載阻抗為 5 MΩ。

... 74 圖 4.3-2 不同 VDD下主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體被動式負載共源極放大器的 (a)電壓轉換特性曲線及 (b)電壓增益曲線，負載阻抗為 1 MΩ。 75 圖 4.3-3 主動層厚度 22.5 nm 下之 a-IGZO 薄膜電晶體被動式負載共源極放大器的波德圖，負載阻抗為 5 MΩ。 (a)量測電路示意圖 (b) 波德圖 ... 77 圖 4.3-4 主動層厚度 22.5 nm 下之 a-IGZO 薄膜電晶體被動式負載共源極放大器的波德圖，負載阻抗為 1 MΩ。 (a)量測電路示意圖 (b) 波德圖 ... 78 圖 4.3-5 主動層厚度 22.5 nm 下之 a-IGZO 薄膜電晶體主動式負載共源極放大器的

(a)電壓轉換特性曲線及 (b)電壓增益曲線，電晶體尺寸比

(15)

�^W_𝐿𝐿�

𝑎𝑎𝑎𝑎𝑎𝑎𝑎𝑎𝑎𝑎𝑎𝑎 �^W_𝐿𝐿�

𝑙𝑙𝑙𝑙𝑎𝑎𝑙𝑙

� = 16。 ... 80 圖 4.3-6 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體主動式負載共源極放大器的

(a)量測電路示意圖 (b)波德圖，電晶體尺寸比 �^W_𝐿𝐿�

� = 16。 .. 82 圖 4.4-1 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體被動式負載差分放大器的 (a)

量測電路示意圖 (b)波德圖。負載阻抗為 1 MΩ，電流源採用 Keithley 2636A 理想電流源。 ... 84 圖 4.4-2 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體被動式負載差分放大器在不

同輸入波下的輸出波型圖，負載阻抗為 1 MΩ，電流源採用 Keithley 2636A 理想電流源。輸入波為 (a)一端輸入 10 Hz 𝑉𝑉_{𝑃𝑃−𝑃𝑃} = 0.5 V 方波，一端接地 (b) 兩端輸入相位差 180°之 10 Hz 𝑉𝑉𝑃𝑃−𝑃𝑃 = 0.5 V 方波。 ... 85 圖 4.4-3 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體被動式負載差分放大器的 (a)

量測電路示意圖 (b)波德圖。負載阻抗為 1 MΩ，電流源採用尺寸比為

W/L=8 之 a-IGZO 薄膜電晶體。 ... 86 圖 4.4-4 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體被動式負載差分放大器在不同輸入波下的輸出波形圖，負載阻抗為 1 MΩ，電流源採用尺寸比為 W/L=8 之 a-IGZO 薄膜電晶體。輸入波為 (a)一端輸入 10 Hz 𝑉𝑉𝑃𝑃−𝑃𝑃 = 0.5 V 方波，一端接地 (b)兩端輸入相位差 180°之 10 Hz 𝑉𝑉_{𝑃𝑃−𝑃𝑃} = 0.5 V 方波。 ... 87 圖 4.4-5 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體主動式負載差分放大器的 (a)

量測電路示意圖 (b)波德圖。電晶體尺寸比 �^W_𝐿𝐿�

� = 16，電流源

採用 Keithley 2636A 理想電流源。 ... 88 圖 4.4-6 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體主動式負載差分放大器在不同

輸入波下的輸出波形圖，電晶體尺寸比 �^W_𝐿𝐿�

� = 16，電流源採

用 Keithley 2636A 理想電流源。輸入波為 (a)一端輸入 10 Hz 𝑉𝑉_{𝑃𝑃−𝑃𝑃} = 0.5 V 方波，一端接地 (b)兩端輸入相位差 180°之 10 Hz 𝑉𝑉𝑃𝑃−𝑃𝑃 = 0.5 V 方波。 ... 89

(16)

圖 4.4-7 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體主動式負載差分放大器的 (a) 量測電路示意圖 (b)波德圖。電晶體尺寸比 �^W_𝐿𝐿�

� = 16，電流源

採用尺寸比為 W/L=8 之 a-IGZO 薄膜電晶體。 ... 90 圖 4.4-8 主動層厚度 22.5 nm 之 a-IGZO 薄膜電晶體主動式負載差分放大器在不同

輸入波下的輸出波型圖，電晶體尺寸比 �^W_𝐿𝐿�

� = 16，電流源採

用尺寸比為 W/L=8 之 a-IGZO 薄膜電晶體。輸入波為 (a)一端輸入 10 Hz 𝑉𝑉_{𝑃𝑃−𝑃𝑃} = 0.5 V 方波，一端接地 (b)兩端輸入相位差 180°之 10 Hz 𝑉𝑉_{𝑃𝑃−𝑃𝑃} = 0.5 V 方波。 ... 91 圖 4.5-1 放大器應用於 PVDF 壓電觸覺感測器量測示意圖。 ... 93 圖 4.5-2 PVDF 壓電觸覺感測器輸出波形圖，按壓面積為直徑 1 cm 圓，按壓力道

約為 250 gf。(a)未給手指雜訊按壓 (b)單面給手指雜訊按壓 (c)雙面給手指雜訊按壓。 ... 94 圖 4.5-3 PVDF 壓電觸覺感測器經由主動式共源極放大器放大後之輸出波形圖，

按壓面積約為直徑 1 cm 圓，按壓力道約為 250 gf。 (a)未給手指雜訊按壓 (b)單面給手指雜訊按壓 (c)雙面給手指雜訊按壓。 ... 95 圖 4.5-4 PVDF 壓電觸覺感測器經由電流源驅動之主動式差分放大器放大後之輸

出波形圖，按壓面積約為直徑 1 cm 圓，按壓力道約為 250 gf。 (a)未給手指雜訊按壓 (b)單面給手指雜訊按壓 (c)雙面給手指雜訊按壓。 ... 96

(17)

表目錄

表 1.1-1 不同薄膜電晶體通道層材料之特性[9-11]。 ... 3

表 2.4-1 a-IGZO 薄膜電晶體文獻整理 ... 33

表 2.5-1 a-IGZO 薄膜電晶體差分放大電路文獻整理 ... 40

表 3.5-1 a-IGZO 主動層薄膜之濺鍍參數 ... 53

表 3.5-2 SiOx 鈍化層薄膜之濺鍍參數 ... 54

表 3.6-1 MIM 結構之電容-電壓量測參數 ... 55

表 3.6-2 a-IGZO 薄膜電晶體的電性量測參數 ... 56

表 3.6-3 共源極放大器電壓轉換特性量測參數 ... 57

表 4.2-1 具不同主動層厚度且無 SiOx鈍化層 ... 64

表 4.2-2 具不同主動層厚度且有 SiOx鈍化層 ... 65

表 4.2-3 主動層厚度為 22.5 nm 之 a-IGZO 薄膜電晶體於不同製程階段的各項特徵參數 ... 68

表 4.2-4 主動層厚度為 15 nm 下不同退火時間之 a-IGZO 薄膜電晶體各項參數 .. 69

表 4.2-5 主動層厚度為 22.5 nm 下不同退火時間之 a-IGZO 薄膜電晶體各項參數 70 表 4.2-6 主動層厚度為 30 nm 下不同退火時間之 a-IGZO 薄膜電晶體各項參數 .. 71

表 4.3-1 不同阻抗大小與不同 VDD下 a-IGZO 薄膜電晶體反相器之雜訊邊界值 . 76 表 4.3-2 不同 VDD下 a-IGZO 薄膜電晶體主動式負載反相器之雜訊邊界值 ... 81

(18)

第一章緒論

研究背景

放大器已經有超過 100 年的研究歷史，早在 1912 年 Lee de Forest 就使用三極真空管製作出第一個應用於電話傳輸系統的放大器[1]，並且在之後的 30 年間廣泛的被應用在許多電子產品上，直到 1947 年由 Bardeen、Brattain 和 Shockley 發明了電晶體後才逐漸取代真空管，並在 1960 至 1980 年間許多的可攜式電子儀器因為小體積且高品質的電晶體放大器而得以成功製作，到了 1980 年後，放大器被廣泛應用於積體電路中，成為電子產品中重要的基礎元件[2]。

電晶體放大器有許多種類例如共源極放大器、共基極放大器和差分放大器等等，各種放大器都有其優點與應用的地方，例如：共源極放大器為常見的電晶體放大器基礎元件，電路上非常簡單且有很好的電壓增益，但其無法抑制共模雜訊，因此在共模訊號干擾下容易導致放大訊號失真，而差分放大器則是共源極放大器的延伸電路，其不只有良好的電壓增益，還能抑制共模訊號，常被應用於儀表放大器和運算放大器中。但現今電晶體放大器主要都以矽基電晶體為主，製程溫度偏高都無法應用於可撓性基板，因此可採用低溫製程的薄膜電晶體放大器將是現今廣泛研究的目標之一。

薄膜電晶體為一種場效電晶體，而場效電晶體的概念與結構早在 1930 年代，

Liliefeld 發表的專利中[3]就已經提到，但第一顆薄膜電晶體則是在 1962 年由 Weimer 所發表的，他在玻璃基板上以 n 型硫化鎘(CdS)作為主動層製作的薄膜電晶體[4]。而第一個以氧化物半導體作為主動層的薄膜電晶體則是在 1964 年由 Klasens 和 Koelmans 所發表，他們以 n 型 SnO2作為主動層、氧化鋁(Al2O3)作為介電層以及鋁(Al)作為電極[5]。1979 年，由 LeComber 等人發表了第一個由氫化非晶矽薄膜電晶體(a-Si:H TFTs)所驅動的液晶顯示器[6]，開啟了矽基薄膜電晶體的研究大門。

(19)

到了 1981 年由 Snell 等人以氫化非晶矽薄膜電晶體應用於大面積電子產品[7]，至此之後，氫化非晶矽薄膜電晶體才開始進入量產狀態，也使薄膜電晶體受到重視開始廣泛的研究。到了 2004 年，K. Nomura 等人在常溫製程下，以 n 型氧化銦鎵鋅 (indium gallium zinc oxide, IGZO)為通道層製作出高載子遷移率的非晶相薄膜電晶體[8]，進而使高品質的可撓性放大器發展出現新的曙光。

薄膜電晶體的通道層有許多種類，大致可分為非晶矽(amorphous silicon)、低溫多晶矽(low temperature poly-crystalline silicon)、有機半導體(organic semiconductor) 與金屬氧化物半導體(oxide semiconductor)，不同材料有不同的特性，如表 1.1-1[9- 11]所示。其中最早且技術最為成熟的是以非晶矽為通道層的薄膜電晶體，由於非晶矽為非晶結構沒有晶界，大面積成膜的均勻度較佳，因此可用於大面積的顯示器上，但其有個致命缺點載子偏移率較低，使薄膜電晶體的操作速度較差。低溫多晶矽為多晶結構，因此其薄膜電晶體有很高的載子遷移率與良好的偏壓穩定性，但因為晶界關係使其無法均勻的大面積成膜，而且其製程溫度還是偏高，較不適用於軟性基板上。有機半導體的薄膜電晶體可在低溫下製作且成本低廉，可應用於軟性基板的製程上，但其載子遷移率較差且偏壓穩定性也不佳，因此現階段還有許多需要解決的問題。反觀金屬氧化物半導體薄膜電晶體具備良好的載子遷移率、較低的製程溫度、成膜均勻佳與低廉的成本，而且有些金屬氧化物半導體還有較大的能隙，

具有在可見光下為透明的特性，使其還可應用於全透明的電子元件，因這些優勢使金屬氧化物半導體薄膜電晶體在透明軟性電子領域中展現出極高的潛力[12]。

(20)

表 1.1-1 不同薄膜電晶體通道層材料之特性[9-11]。

Amorphous Si

Low temperature poly-Si

Organic semiconductors

Oxide semiconductors Carrier mobility

(cm² V^-1 s^-1)

~1 50 to 100 0.1 to 10 1 to 100

Manufacturing cost

Low High Low Low

Large-area scalability

High Low High High

Process

temperature (℃) 150 to 300 350 to 500 RT to 250 RT to 350 Transparent

material

No No Yes Yes

(21)

研究動機與目的

可撓性電子元件為現在備受矚目的研究方向，但受到可撓性基板普遍耐受溫度較低的問題，使現在以單晶矽為主的半導體材料無法直接製作成可撓性元件，因此製程溫度較低、可大面積製造且有良好電性的金屬氧化物半導體受到重視，其成為可撓性電子元件發展的關鍵。

從古至今，人們都十分重視自己的健康，因此若能藉由生物醫學訊號隨時監控並分析身體的狀況，將能使人們更加了解自己並提早發現身體發出的警訊，藉此減少延誤就醫的情況發生。然而，生物醫學訊號十分微弱容易被許多的雜訊和干擾給掩藏，例如，在量測肌電訊號 (Electromyography, EMG)時受到皮膚產生的雜訊所干擾，導致無法有效地分辨出信號特徵，因此需要可以減少共模雜訊，並且增強微弱生物醫學訊號的放大器以解決這個問題。

差分放大器作為運算放大器(operational amplifier, OPA)的第一級放大[13-15]，

能消除兩輸入端的共模訊號，並提升輸入端之間的差模訊號，且因為電路完全對稱，

使環境或溫度變化等因素所引起的元件電性改變也會是相同的，使其具控制工作點與抑制共模訊號能力，因此十分適合作為生物醫學訊號的放大器。

本研究以氧化銦鎵鋅(indium gallium zinc oxide, IGZO)作為薄膜電晶體的通道層，其為最具潛力的 n 型非晶相氧化物半導體，相較於 a-Si:H，其具有更高的載子遷移率，使其十分適合應用於較高頻可撓性元件，故本實驗採用 a-IGZO 薄膜電晶體製作差分放大電路，並將其應用於壓電觸覺感測器，並分析差分放大電路對於共模雜訊與差模訊號的影響。

(22)

論文架構

本研究主要分為五個章節:

第一章緒論

本章介紹薄膜電晶體的歷史發展及金屬氧化物半導體的優勢，接著為本研究製作差分放大電路的目的和動機，最後說明論文之架構。

第二章理論基礎與文獻回顧

本章節先介紹薄膜電晶體的工作原理與各項特徵參數，再來簡介共源極放大器及差分放大器的結構及其放大特性，最後，整理近年來以 a-IGZO 為主動層之薄膜電晶體和薄膜電晶體製作成之差分放大器進行文獻回顧。

第三章實驗方法與步驟

本章節介紹本實驗製作之元件各層薄膜的沉積機台與其工作原理，再來依序說明薄膜電晶體與放大器的製備流程，最後在介紹論文中使用到之量測儀器與量測方法。

第四章結果與討論

本章先分析不同製程參數製備之 a-IGZO 薄膜電晶體特性並將製程參數最佳化，再來分析不同負載之共源極放大器與差分放大電路的放大特性，最後在將差分放大電路實際應用於壓電觸覺感測器觀察其對於共模雜訊與差模訊號的影響。

第五章結論與未來展望

本章將研究的結果進行總結，並提出實驗未來可改善與發展的方向。

本研究由科技部計畫之經費支持完成。

(23)

第二章理論基礎與文獻回顧

薄膜電晶體簡介

2.1.1 薄膜電晶體之結構

薄膜電晶體是場效電晶體的一種，包含給予通道電壓的閘極電極 (gate electrode)、產生電容效應的閘極介電層(gate dielectric)、提供載子流通的主動層 (active layer)、以及提供電流流通的兩個導電電極源極(source)及汲極(drain)，藉由這些薄膜不同堆疊方式可以分為不同結構的薄膜電晶體。若以閘極電極的位置作為區分，可分成上閘極(top-gate)與下閘極(bottom-gate)兩類，而以源汲極電極與主動層與介電層界面是否在同側又可分為交錯型(staggered)及共平面型(coplanar)兩種，如圖 2.1-1 所示。以下閘極結構的元件來說，由於背通道層(back channel)暴露於大氣環境中，因此對於環境相當敏感，所以通常都會加上鈍化層(passivation layer) 保護通道，減少環境對薄膜電晶體的影響。本實驗採用的結構是交錯下閘極型。

圖 2.1-1 各種不同薄膜電晶體之結構示意圖 (a)交錯下閘極型(staggered bottom- gate) (b)交錯上閘極型(staggered top-gate) (c)共平面下閘極型(coplanar bottom-gate) (d)共平面上閘極型(coplanar top-gate) [11]

(a) (b)

(c) (d)

(24)

2.1.2 薄膜電晶體之工作原理

由前一小節所述，薄膜電晶體為一種三端點之開關元件，其工作原理與金屬- 氧化物 - 半導體場效電晶體 (metal-oxide-semiconductor field-effect transistor, MOSFET)十分相似，藉由改變施加在閘極的外加偏壓調變主動層通道之導電性，

進而影響源極與汲極電極兩端流通的電流大小。依據主動層內部多數載子的種類可區分為 n 型通道及 p 型通道，n 型通道中多數載子為電子，p 型通道中多數載子則為電洞。以 n 型通道來說，當對閘極外加一偏壓時，會藉由閘極介電層在主動層中產生一電場，若施加正偏壓，電子會聚積(accumulation)形成電子通道，使電流可以從汲極流向源極，若反過來施加負偏壓，電子則會被電場排開產生空乏區 (depletion region)，使電流無法輕易流過，如圖 2.1-2 所示。

此外，依閘極未施加偏壓時通道層之狀態又可分為兩種，增強型(enhancement mode)及空乏型(depletion mode)，增強型在無外加偏壓時，通道層為關閉狀態，在施加偏壓後才能使載子聚積形成通道，而空乏型在無外加偏壓時，通道層就是開啟狀態，必須要外加偏壓去形成空乏區關閉通道。

圖 2.1-2 理想 n 型薄膜電晶體隨著閘極電壓變化之能帶圖 (a)閘極無外加偏壓 (b) 閘極施加正偏壓 (c)閘極施加負偏壓。[16]

(a) (b) (c)

(25)

2.1.3 薄膜電晶體之特徵參數

薄膜電晶體元件的電特性表現可以由兩種量測圖形作為判斷，分別是轉換特性曲線(transfer characteristic curve)及輸出特性曲線(output characteristic curve)，如圖 2.1-3。

圖 2.1-3 典型 a-IGZO 薄膜電晶體之特性曲線。(a)轉換特性曲線及(b)輸出特性曲線。[17]

轉換特性曲線是在汲極-源極電極施加一固定偏壓(VDS)下，量測閘極-源極電壓(V_GS)對汲極-源極電流(I_DS)的曲線，而輸出特性曲線則是在閘極-源極電極施加一固定偏壓下，量測汲極-源極電壓對汲極-源極電流的曲線，從這兩曲線中可以求得薄膜電晶體的各項特徵參數。從輸出特性曲線中，可以發現當汲極-源極電壓較小時，汲極-源極電流會隨著汲極-源極電壓上升而上升，此時薄膜電晶體是操作在線性區(linear region)，而汲極-源極電壓大於某個值以後，汲極-源極電流將不在隨著汲極-源極電壓上升而上升，此時薄膜電晶體則是操作在飽和區(saturation region)。

當薄膜電晶體操作在線性區時，其電壓對電流關係可以寫成下列式子:

I_DS = μ_FEC_ox^W_L[(V_GS− V_th)VDS−¹₂V_DS²], V_DS≤ V_GS− V_th (2.1) 當操作在飽和區時，電壓對電流的關係則可由下列式子描述:

IDS = ¹₂μFECoxW

L(VGS− Vth)², VDS≥ VGS− Vth (2.2) 其中μ 為場效載子遷移率(field effect mobility) (cm²V

-1

s

-1

)、C 為介電層單位面積

(26)

電容值(insulator capacitance per unit area) (F/cm²)、W 為元件通道之寬度(channel width) (μm)、L 為元件通道之長度(channel length) (μm)、VGS為閘極-源極電壓(gate voltage) (V)、V_DS為汲極-源極電壓(drain voltage) (V)、I_DS為汲極-源極電流(drain current) (A)、Vth則是臨界電壓值(threshold voltage) (V)。以下依序介紹各項特徵參數:

 臨界電壓 (threshold voltage, V_th)

臨界電壓定義為當在閘極外加電壓到臨界電壓時，通道將會恰好在閘極介電層與主動層之間形成，其位於轉換特性曲線中的轉折處，此時元件會處在臨界導通狀態。臨界電壓值會影響整體元件的能量消耗，而過大或過小的臨界電壓值都會增加元件的耗電，因此一般而言臨界電壓值越接近 0 V 越好。而元件的臨界電壓值估算方法會依據操作在線性區或飽和區而有不同估算方式，若操作在線性區時，可由轉換特性曲線(I_DS-V_GS)的斜直線區域做線性擬合，以此擬合線與VGS軸之交點即可推估出線性區之臨界電壓值；若操作在飽和區時，則須將IDS開根號再與VGS作圖(IDS

1

2-VGS)，在從圖中斜直線區做線性擬合，並以此擬合線與V_GS軸之交點推估飽和區之臨界電壓值。本研究皆以(I_DS¹²-V_GS)作圖，取其斜直線區的線性擬合線與V_GS軸之交點，求得臨界電壓值。

 場效載子遷移率 (field effect mobility, μFE)

場效載子遷移率的大小表示通道中載子在電場效果下，載子移動速度的快慢，而在不同操作區域下可分為線性區和飽和區之場效載子遷移率。當元件操作在線性區時，其場效載子遷移率可以用下列式子表示:

μ_FE,lin = g_m,lin(_WC^L

oxV_DS) (2.3)

(27)

其中g_m,lin為操作在線性區時之轉導(transconductance)，其值為:

g_m,lin = _dV^dI^DS

GS (2.4) 當元件操作在飽和區時，其場效載子遷移率則可以用下列式子表示:

μFE,sat = (gm,sat)²(_WC^2L

ox) (2.5)

其中g_m,sat為操作在飽和區時之轉導(transconductance)，其值為:

g_m,sat = ^d(I^DS⁾

12

dV_GS (2.6) 當元件有愈高的場效載子遷移率，表示其效能越好，越適合應用於高頻，且元件在同尺寸下有較高的場效載子遷移率能有較高的開電流，能有效地降低元件的面積。本實驗皆計算操作在飽和區下之場效載子遷移率作為其特徵參數。

 次臨界擺幅 (subthreshold swing, S.S.)

次臨界擺幅表示閘極電壓是否能有效控制元件，其值定義為汲極-源極電流每提升 10 倍所需之閘極電壓值，其值可由轉換特性曲線中，低於臨界電壓時曲線斜率倒數求得，表示式如下:

S. S. = [^{dlog (I}_dV ^DS⁾

GS ]⁻¹ (2.7) 當次臨界擺幅越小表示閘極電壓變化越小，汲極-源極電流即可顯著的變化，使元件從關閉狀態到導通狀態，也就是有更好的開關速度，因此理想上元件有越小的次臨界擺幅表示元件表現較優秀。

次臨界擺幅的大小與介面陷阱密度(interface trapped density, Dit)有極大關係，當閘極介電層與通道層之間有過高的介面陷阱密度，會使載子被侷限在其之間，使閘極電壓無法有效控制載子，造成較大的次臨界擺幅，其關係為下列式子所示[18]:

D_it = ^C_q^ox�S.S.×log(e)

kBT − 1� (2.8)

(28)

其中C_ox為單位面積之介電層電容 (F/ cm²)、q 為單位電荷 (C)、S.S.為次臨界擺幅 (V/dec)、e 為尤拉數(Euler’s number)、k_B為波茲曼常數(Boltzmann constant)、T 為絕對溫度 (K)。

 電流開關比 (on/off current ratio)

電流開關比為元件在導通及關閉狀態下電流的比值，用於顯示出元件開關效果顯著程度。本研究定義開關電流比為汲極-源極電流(IDS)的最大值與最小值之比值。

 閘極漏電流(gate leakage current, I_GS)

當元件操作時，在閘極施加偏壓使介電層與通道層之間產生電場，此時部分載子會因為電場穿隧閘極介電層而形成漏電流，此漏電流會影響元件的特性曲線，過大時還有可能會使元件燒毀，因此選用適當的閘極介電層對元件相當重要。

2.1.4 薄膜電晶體之介電層電性分析

介電質(dielectric)為一種可被外加電場給極化的絕緣材料。當介電質被置入於外加電場中，因其原子核束縛力比較強，所以束縛電荷只會移動微小距離，正電荷往電場方向些微移動，負電荷則往相反方向移動，使其內部產生電偶極矩，從沒有極性變為有極性分子，此就是極化現象。當介電質界電常數越高時，表示其有較好的極化能力，能儲存較多的電荷，其電容值可由下式表示:

C = ε₀ε_r^A_d (2.9) 其中 C 為電容值 (F)、ε0為真空介電常數 (F/m)、εr為相對介電常數，A 為平行板面積大小 (m²)，d 為平行板間距離 (m)。

(29)

電晶體共源極放大器簡介

放大器是一個能將輸入訊號的電壓放大的裝置，其中電晶體共源極放大器 (common-source amplifier)是一種基礎的電晶體反相放大電路，藉由一個負載端以及一個驅動電晶體組成，而負載端可以分為兩類，一種為被動式電阻負載，一種為主動式電晶體負載，其中電阻負載容易佔據製程面積，因此應用上以主動式電晶體負載較為常見。

2.2.1 電晶體共源極放大器之工作原理

共源極放大器其典型電路圖如圖 2.2-1 所示。從共源極放大器的字面上就可以得知，其為一種共用「源極」的電路，輸入端與輸出端皆以源極做為地端，閘極作為放大器輸入端，由此輸入電壓訊號；汲極與負載連接處作為輸出端，由此量測輸出電壓訊號，而負載另一端則連接至電源供應器(VDD)。

共源極放大器在輸入電壓為低電位時，由於未超過驅動電晶體的臨界電壓，因此驅動電晶體未被導通，使輸出電壓仍然維持在高電位，但隨著輸入電壓大於驅動電晶體臨界電壓時，驅動電晶體將被導通，輸出電壓開始下降，當輸入電壓為 VDD

時，輸出電壓將降至零電位。

(a) (b)

(30)

圖 2.2-1 共源極放大器電路示意圖(a)被動式電阻負載及(b)主動式電晶體負載 [19]。

2.2.2 電壓轉換特性

在共源極反相放大器中，可以透過量測電壓轉換特性(voltage transfer characteristic, VTC)，分析反相放大器的行為表現。圖 2.2-2(a)為理想狀況下反相器的電壓轉換特性曲線，當輸入電壓小於V_DD/2時，輸出電壓維持在V_DD，邏輯值判定為 1；當輸入電壓大於VDD/2時，輸出電壓則降至 0，邏輯值判定為 0。

圖 2.2-2 (a)理想反相器[20](b)實際情況下[21]反相放大器之電壓增益特性曲線

實際情況下，反相器無法有這麼明確的電壓轉換特性。如圖 2.2-2(b)所示，

實際共源極放大器的電壓轉換為一漸進的過程，因此定義轉換開始與結束的位置為轉換特性曲線斜率為-1 的地方，式子可寫成:

dV_out

dV_in = −1 (2.10) 在這兩個電壓點可以定義出輸入與輸出電壓的參考點，低輸入電壓為V_IL其對應之高輸出電壓為VOH；高輸入電壓VIH對應之低輸出電壓為VOL。此四個電壓點在邏輯判定的功用為:

(a) (b)

(31)

V_IL:邏輯判定為 1 的最大輸入電壓 VIH:邏輯判定為 0 的最小輸入電壓 V_OL:邏輯判定為 0 的最大輸出電壓 VOH:邏輯判定為 1 的最小輸出電壓

從反相放大器的電壓轉換特性曲線中也可求得其電壓增益(voltage gain)，其對於放大器來說是個重要的指標參數，其定義為電壓轉換曲線的斜率取負號，由下式表示:

Gain = −^dV_dV^out

in (2.11) 理想之被動式電阻負載共源極放大器不只可經由電壓轉換特性曲線求得電壓增益，其也可以經由下面計算方式求得:

首先，共源極放大器操作於飽和區，因此電流為

i_DS = ¹₂μC_OX^W_L(V_GS− V_th)² = K(V_GS− V_th)², K = ¹₂μC_OX^W_L (2.12) 輸出電壓為

V_out = V_DD− i_DSR_D (2.13) 放大倍率可寫成

AV = ^dV_dV^out

in = ^dV_dV^out

GS (2.14) 將式 2.12 與式 2.13 代入式 2.14，即可求得

AV = −2K(VGS− Vth)RD = −gmRD (2.15) Gain = g_mR_D (2.16) 共源極放大器增益可隨著負載阻值上升而增加，但其有個極限值，當負載阻抗大於某定值使驅動電晶體無法操作於飽和區時，此時負載阻抗為最大值：

R_D ≤ ^V^DD^−V_i^GS^−V^th

DS (2.17) 其中Vout為輸出電壓、VDD為電源供應器電壓、VGS為輸入電壓、iDS為操作在飽和區

(32)

的驅動電晶體電流、R_D為負載電阻、g_m為輸入電壓等於V_GS時的驅動電晶體轉導。

理想之主動式電晶體負載共源極放大器雖然工作原理與被動式電阻負載共源極放大器相同，但其負載之阻抗會隨電壓改變，因此增益計算結果不同，如下所示:

首先，共源極放大器操作於飽和區，因此負載與驅動電晶體電流可寫為 iDS= ¹₂μLCOX(^W_L)L(VGSL− VthL)² = KL(VGSL− VthL)² (2.18)

iDS =¹₂μDCOX(^W_L)D(VGSD− VthD)² = KD(VGSD− VthD)² (2.19) 其中負載電晶體項下標為 L，驅動電晶體項下標為 D。

由於負載與驅動電晶體位於同一條電路上，因此得到

K_L(V_GSL− V_thL)² = K_D(V_GSD− V_thD)² (2.20) VGSL= �^K_K^D

L(VGSD− VthD)²+ VthL (2.21) 負載電晶體因為閘極與汲極互相連接，式子可寫成

V_GSL= V_DSL (2.22) 輸出電壓為

V_out = V_DD− V_DSL = V_DD− V_GSL (2.23) 將式 2.21 代入式 2.23 得到

V_out = V_DD− �^K_K^D

L(V_GSD− V_thD)²+ V_thL (2.24) 放大倍率可寫成

A_V =^dV_dV^out

in = _dV^dV^out

GSD (2.25) 將式 2.24 代入式 2.25 得到

A_V = −�^K_K^D

L = −�^μ^L^�

W L�

L μ_D�^W_L�

D

= −^g_g^𝑚𝑚D

𝑚𝑚L (2.26)

Gain = �_μ^μ^L⁽^W^L⁾^L

D(^W_L)_D = ^g_g^𝑚𝑚D

𝑚𝑚L (2.27) 在理想情況下，主動式電晶體負載共源極放大器的負載電晶體與驅動電晶體之場

(33)

效載子遷移率應為相同，所以增益公式可簡化為

Gain = �₍⁽W^W^L⁾^L

L)D (2.28) 其中μ_L、(^W_L)_L、V_thL、g_𝑚𝑚L分別為負載電晶體的場效載子遷移率、尺寸比、臨界電

壓、轉導；μ_D、(^W_L)_D、V_thD、g_𝑚𝑚D則分別為驅動電晶體的場效載子遷移率、尺寸比、

臨界電壓、轉導，VGSL與VDSL為負載電晶體的閘極-源極電壓、汲極-源極電壓；VGSD

為驅動電晶體的閘極-源極電壓。

2.2.3 雜訊邊界[22]

雜訊邊界(Noise margin, NM)是代表反相邏輯電路對於雜訊容忍度的一項重要參數。反相邏輯電路在操作時，可能會受到外界的雜訊干擾，例如直流電壓源的變動、地線雜訊以及鄰近導線產生耦合雜訊，這些都會影響反相邏輯電路在判讀時的準確度。因此，為了表現出反相邏輯電路對於雜訊的抗干擾能力，定義出雜訊邊界量化其對於雜訊的容忍力，其中一項為高電位雜訊邊界(noise margin high, NMH)

NMH = V_OH− VIH (2.29) 只要雜訊不超過高電位雜訊邊界，下一級的反相邏輯電路就可以認為它為一個高電位輸入，使電路不產生錯誤結果。而另一項為低電位雜訊邊界(noise margin low, NML)

NML = V_IL− VOL (2.30) 只要雜訊不超過低電位雜訊邊界，下一級的反相邏輯電路就可以認為它為一個低電位輸入。因此，當兩項雜訊邊界越大時，代表電路越不容易被環境雜訊影響而產生錯誤的判讀。此外，若兩項雜訊邊界只要有一項小於 0，代表此電路在正常無雜訊的工作情況就會發生錯誤的判讀，無法作為反相邏輯閘使用。

(34)

從圖 2.2-3 中可以發現在V_IL與V_IH之間有一個電壓範圍，此範圍內的輸入電壓可能無法使反相邏輯電路正確判讀為 0 或 1 的輸入，此區域稱為轉換區

(transition region)。當輸入電壓在V_IL與V_IH之間時，電壓轉換特性曲線斜率大，因此，此區域通常做為反相放大器的操作區。若轉換區範圍變大時，可以使反相放大器的電壓增益操作範圍增大，但會因此得到較小雜訊邊界，較不適合做為反相邏輯電路。

圖 2.2-3 雜訊邊界和轉換區之示意圖[20]

2.2.4 頻率響應[23]

頻率響應為一電子系統輸入振幅固定，變化訊號頻率時，其系統相對輸出端的響應常以波德圖來描述。波德圖是一種半對數圖，橫軸是以對數座標表式的頻率值(Hz)，縱軸是以線性座標表示的電壓增益(dB)，隨著頻率的上升，放大器的電壓增益會隨之下降，圖 2.2-4 為典型放大器波德圖。

(35)

圖 2.2-4 典型放大器波德圖。[24]

當放大器輸出功率為輸入功率的 0.5 倍時，所對應到之頻率為截止頻率，由於波德圖縱軸皆以分貝(dB)為單位，因此經由下列數學式轉換可知

10log 0.5 = −3 (dB) (2.31) 在波德圖中，當增益下降 3 dB 時對應頻率值即為截止頻率。

而截止頻率也可以藉由公式推算得到，在共源極放大器中其截止頻率可列為 f_c = _2πRC¹ (Hz) (2.32) 其中 R 為負載電阻，C 為電路等效電容值。

而單個電晶體等效電容值則為

C = 2Cov+²₃Cgate (2.33) C_ov為電晶體源汲極與閘極交疊區域電容值，C_gate為電晶體尺寸比面積電容值。

在波德圖中電壓增益會隨著頻率變化而改變，其變化量可用下列數學式表示 AvdB = −10 log[1 + �_w^w

c�²] (dB) (2.34) 其中A_vdB為角頻率在 w 下電壓增益之變化量 (dB)，w 為角頻率 (rad/s)，w_c為截止角頻率 (rad/s)。

再來將式 2.16、2.32 與 2.34 合併可得到電阻式負載放大器擬合曲線公式 AvTOL= Av+ AvdB = g_𝑚𝑚DRL− 10 log[1 + �_2πR^f

LC�²] (dB) (2.35) 而電晶體負載放大器與電阻式負載放大器有類似的擬合曲線公式，藉著式 2.26、

2.32 與 2.34 可得到

(36)

A_vTOL= A_v+ A_vdB =^g_g^𝑚𝑚D

𝑚𝑚L− 10 log[1 + �_2πR^f

LC�²] (dB) (2.36) 再來將負載轉導等效為負載阻抗

1

g_𝑚𝑚L= RL (2.37) 再將式 2.36 與 2.37 合併即可得到與電阻式負載相同之曲線擬合公式。

其中AvTOL為頻率 f 下電壓增益值，f 為頻率，C 為電路等效電容值，g_mD為驅動電晶體之轉導，g_mL為負載電晶體之轉導，R_L為負載電阻。

由於電阻式負載與電晶體負載放大器皆有相同曲線擬合公式，因此本實驗使用式 2.35 去擬合曲線量測之波德圖，並將g_mD、R_L、C 都設為變數，再藉著判斷係數判斷擬合曲線與公式的相符程度，藉以得到最近似於量測結果的擬合數值。

(37)

電晶體差分放大電路之簡介

差分放大器為一種將兩個輸入端的電壓差以一個固定增益放大的電子元件，

其在現在的類比放大電路中為十分常見且基礎的單位元件。圖 2.3-1 為其典型電路示意圖。

圖 2.3-1 典型電晶體差分放大電路示意圖。[23]

在理想之差分放大器中，輸出電壓(V_o )將正比於兩輸入電壓(V₁、V₂ )之差值，

數學式可列為

V_o∝ (V₁ − V₂) (2.38) 此時增益比例為差模增益(Ad)，與兩輸入電壓(V1、V2)之差值—差模訊號(Vd)與輸出電壓(V_o)之關係為

Vo = Ad(V1− V2) = AdVd (2.39) 在理想情況下，若兩輸入電壓(V₁、V₂)相等時，輸出電壓應該為 0，但在現實中差分放大器的輸出電壓將會正比於兩輸入電壓的平均值，此平均值我們將其稱作共模訊號(V_c)，而此增益比例為共模增益(A_c)，數學式可列為

V_o= A_c(^V¹^+V₂ ²) = A_cV_c (2.40) 由式 2.39 與式 2.40 可以用一個數學式表示所有情況下差分放大器的輸出電壓值

(38)

V_o = A_dV_d+ A_cV_c (2.41) 共模訊號為同時存在於電路與地端的訊號，因此對於電路來說共模訊號是干擾訊號，會使電路訊號被其掩蓋導致其失真，而差模訊號是只存在電路中的原始訊號，所以對於差分放大器來說，差模增益需遠大於共模增益，使差模訊號放大並抑制共模訊號。為了分析現實中差分放大器對於共模訊號的抑制能力，定義差模增益與共增益的比值為共模抑制比(common mode reject ratio, CMRR)，通常 CMRR 皆以分貝(dB)為單位，其數學式列為

CMRR = 20 log �^A_A^d

c� (dB) (2.42) 在現實差分放大器中，由於共模增益必定存在，因此 CMRR 值會是一個有限數值，

當 CMRR 值越大代表差模增益大於共模增益，可以有效的抑制共模訊號，將會是較佳的差分放大器；反之，當 CMRR 值越小代表共模增益上升，使輸出訊號受到較多共模訊號的干擾而導致輸出訊號失真。

在理想電晶體差分放大電路中，差模增益可經由計算方式求得，

A_d = −g_mR_D (2.43) 其中gm為驅動電晶體在工作點之轉導、RD為負載電阻。

因為電晶體差分放大電路是由兩個結構且電性完全相同之共源極放大器所組成，

因此兩者的理想增益計算值會完全相同，皆與工作點之轉導和負載電阻有關。

而共模增益也可用計算方式求得，

A_c = _1+2g^−g^m^R^D

mR_SS (2.44) 其中gm為驅動電晶體在工作點之轉導、RD為負載電阻、RSS為電流源阻抗。

藉由式 2.42、2.43 與 2.44 即可用數學式表示共模抑制比

CMRR = 20 log(1 + 2gmRSS) (dB) (2.45) 其中g_m為驅動電晶體在工作點之轉導、R_SS為電流源阻抗。

(39)

a-IGZO 薄膜電晶體文獻回顧

2004年，K. Nomura等人利用雷射脈衝沉積法(pulsed laser deposition, PLD)，

以200 μm厚度的PET (polyethylene terephthalate)作為基板，140 nm的Y2O3作為閘極介電層，ITO作為源汲極電極，在室溫下製作出第一個氧化銦鎵鋅(indium- gallium-zinc oxide, IGZO)上閘極薄膜電晶體，其飽和載子遷移率可達8.3 cm²/V-s，

臨界電壓1.6 V、電流開關比則是有10³，其特性圖與元件結構圖如圖2.4-1所示 [8]。

圖 2.4-1 K. Nomura 等人製作之 a-IGZO 薄膜電晶體。(a)輸出特性曲線 (b)轉換特性曲線 (c) a-IGZO 薄膜電晶體結構圖[8]

到了2006年，H. Yabuta等人採用射頻磁控濺鍍法成功製作出a-IGZO上閘極薄膜電晶體，如圖2.4-2。其中也提到隨著濺鍍時氧氣含量的變化會影響薄膜電晶體的表現，在氧含量3.1%時，製作出的薄膜電晶體開關電流比只有10²，在氧含量往上提升時可以大幅提升電晶體的表現，在氧含量為3.5%時，可以製作出最佳的a-

(a) (b)

(c)

(40)

IGZO薄膜電晶體，其場效載子遷移率可達12 cm²/V-s、臨界電壓1.4 V、次臨界擺幅0.2 V/decade而電流開關比為10⁸，如圖2.4-3[25]。

圖 2.4-2 H. Yabuta 等人製作之 a-IGZO 薄膜電晶體結構圖[25]。(a)剖面圖 (b)上視圖。

圖 2.4-3 H. Yabuta 等人製作之 a-IGZO 薄膜電晶體特性圖[25]。(a)轉換特性曲線 (b)輸出特性曲線。

隔年，2007 年 M. Kim 等人在玻璃基板上使用射頻磁控濺鍍法製作出下閘極薄膜電晶體，並使用電漿輔助化學氣相沉積法沉積 SiOx作為蝕刻阻擋層(etch stopper)，在蝕刻源汲極電極時阻擋電漿對 a-IGZO 主動層造成傷害，結構圖如圖 2.4-4。在元件製作完成後，經過 350 ℃ 1h 的後退火製程，其元件載子遷移率可達 35.8 cm²/V-s、次臨界擺幅 0.59 V/decade 而電流開關比為 10⁶，其特性曲線如圖 2.4-5 所示[17]。

(a) (b)

(b) (a)

(41)

圖 2.4-4 M. Kim 等人製作之 a-IGZO 薄膜電晶體結構圖[17]。(a)沒有蝕刻阻擋層 (b)有蝕刻阻擋層。

圖 2.4-5 M. Kim 等人製作之 a-IGZO 薄膜電晶體特性圖[17]。(a)轉換特性曲線 (b) 輸出特性曲線。

同年，J. Park 團隊使用氬氣電漿處理 a-IGZO 薄膜與源汲極的接觸面，在霍爾量測下，發現 a-IGZO 處理過後電阻值從原本 10⁴ Ω cm 大幅降低至 10^-

3 Ω cm，並有效的提升整體載子濃度，如圖 2.4-6[26]。從元件角度觀察下，在沒有氬氣電漿處理下 a-IGZO 薄膜電晶體載子遷移率為 3.3 cm²/V-s，而經過處理後其載子遷移率提升至 9.1 cm²/V-s，其結果也可以看出氬氣電漿對於 a-IGZO 與源汲極接面的寄生電阻(parasitic resistance)有明顯的改善。

(a) (b)

(42)

圖 2.4-6 在不同 Ar 電漿處理時間下，a-IGZO 薄膜電阻率與載子濃度變化圖 [26]。

圖 2.4-7 J. Park 團隊製作之 a-IGZO 薄膜電晶體轉換特性曲線。(a)未經過 Ar 電漿處理 (b)經過 Ar 電漿處理[26]。

2008 年，J. Jeong 團隊藉由改變濺鍍時的工作氣壓提升 a-IGZO 薄膜的品質，

進而改善元件的次臨界擺幅與載子遷移率。隨著工作氣壓從 5 mtorr 降至 1 mtorr，

a-IGZO 薄膜變得更緻密且表面粗糙度也顯著的降低，而元件的載子遷移率也從原本的 11.4 cm²/V-s 提升至 21.8 cm²/V-s，次臨界擺幅也從 0.87 V/decade 降至 0.17 V/decade，其特性曲線如圖 2.4-8[27]。

(43)

圖 2.4-8 J. Jeong 團隊製作之不同濺鍍氣壓下 a-IGZO 薄膜電晶體特性曲線[27]。

(a)5 mtorr 下轉換特性曲線 (b)1 mtorr 下轉換特性曲線 (c)5 mtorr 下輸出特性曲線 (d)1 mtorr 下輸出特性曲線。

在 2009 年，J. Lee 團隊發現在 a-IGZO 薄膜上使用電漿輔助化學氣相沉積法沉積 SiNx介電層將會影響其薄膜電晶體的特性。文獻指出在沉積 SiNx作為介電層時，

由於環境中 SiH4因為電漿作用下解離出許多氫離子，其對於 n 型半導體屬於施體 (donor)會使得 a-IGZO 變得更導電，進而使元件的載子遷移率提升與臨界電壓下降，