結論：
Ir 奈米晶體的形成：
1. 溫度的變化對於利用 RTA 製程來製備奈米晶體是一個最關鍵也最重要的參數，不 只溫度的高低影響著金屬膜的開始發生變化的條件，甚至會影響其鍵結產生化合物 的狀態，因此本類型的研究在製備此類奈米晶體的時候必須要掌控其金屬的變化。
2. 退火時間的增加可以持續供給熱能讓奈米晶體克服其界面能，得到更密集，尺寸更 小的奈米晶體，然而退火時間如果過長的話反而會使得奈米晶體彼此融合成為更大 的奈米晶體。因此實驗的參數除了溫度之外，更要控制其退火時間在一個極限值，
以求得到奈米晶體最好的效果。
3. 起始金屬膜對於獲得高密度、尺寸越小的奈米晶體有所幫助，只是當金屬膜越薄的 時候，也必須要注意到此時金屬膜的均勻度或是否成膜的問題。
4. 本研究試著利用接觸角去計算出表面能套用 Vollmer-Weber Growth 來解釋奈米晶體 的內縮現象。
5. 利用 XPS 的實驗來確認本研究所探討的 Ir 奈米晶體的熱穩定性，並且證明他是可 耐高溫熱處理的金屬。
6. 本論文的 Ir 奈米晶體的形成條件為 4.5 nm 的 Ir 經過 950℃ RTA 60s 可以得到 Ir-NCs 尺寸 8nm 密度 6×1011/cm2
Ir 奈米晶體電容及元件：
1. 本論文利用和 Al 金屬 gate 的比較驗證 Ir 的功函數。
2. 穿隧氧化層厚度越薄，電荷越容易穿越，但是相對電荷保存能力也越差。因此本研 究必須調到最穩定的狀態。
3. 經過 E-gun(PVD)製程的膜，內部會有許多缺陷，因此必須透過熱處理去修補。而
修補的能力可以透過 C-V 圖的曲線和 I-V 的測漏電來比較。
4. 從實驗中驗證了 Ir 奈米晶體是透過 F-N tunneling 機制來移動電荷。
5. 利用電子顯微鏡證明電容的結構與 Ir 奈米晶體的大小。
6. 本研究從電容量測結果中可以得到關於 memory window 及 retention time 等資訊，
在+/-10V 的掃描之下 ΔVFB≒2V ，retention time 則可以預測到 106 s。
7. 本研究成功的試做出含有 Ir 奈米晶體的記憶體元件，並且擁有場效電晶體的特性。
未來方向：
以本論文的研究為基礎提供幾個未來可能的研究方向，供各位有興趣的先進參考：
1. 可設計 self-alignment 的光罩與製程，讓耐高溫的金屬奈米晶體可以完全發揮其特 性。並且減少元件的製程手續。
2. 透過能帶設計吾人可以建立起不同的材料來改進一些傳統元件在微縮時會遇到的 困難，而能帶設計可以從三種方向去做研究：
(a)調控介電層能帶─透過介電材料的特性吾人可以掌控其電容值，即使總電壓不 高也能利用 C1V1=C2V2的原理讓發生穿隧現象的地方所跨的壓降為最大。
(b)調控金屬功函數─不只在於純金屬的調控，對於化合物(silicide)的功函數及其 形成所造成的能帶變化也有極大的研究空間。另一方面 silicide 的金屬奈米晶體 由於擴散速率較慢，可以減少對氧化薄膜的擴散現象也降低破壞穿隧氧化層的 機會。
(c) 複合材料，利用不同的材料造成能帶緩衝的效果，形成不對稱結構的電容，可 以使電場分布更均勻，目前在學術研究上已經能看到相關的文獻，例如穿隧氧 化層的結構採用 SiO2/SiNx的不對稱結構[27]。
3. 利用不同的溫度所製備不同的金屬奈米晶體做雙層的結構以增加電荷的保存能力。
參考文獻
[1] S. M. Sze, Physics of Semiconductor Device, 2nd, 1985.
[2] Neamen, Semiconductor physics and devices basic principles, 3rd, 1992.
[3] ITRS, “Process Integration, DEVICES, AND STRUCTURES 2007 edition”, PP.36-50, 2007
[4] H.A.R. Wegener , A.J Lincoln, H.C Pao, M.R O'Connell, R.E Oleksiak, H Lawrence ,
“The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device,” in IEDM Tech Dig, PP.70,1967.
[5] D. Kahng and S. M. Sze, “A floating gate and its application to memory devices,” Bell Syst. Tech, J., vol.46, PP.1288 ,1967.
[6] C.Y Lu, T.C Lu, R Liu, “Non-volatile memory technology - today and tomorrow” in Proceedings of 13th IPFA, PP18-23,2006.
[7] J Jin Lee, D.L. Kwong, Metal Nanocrystal Memory With High-κ Tunneling Barrier for Improved Data Retention,” IEEE Trans. Electron Devices, vol. 52, PP. 507-511, Apr.
2005.
[8] S.M. Jung, J. Jang, W. Cho, H. Cho, J. Jeong, Y. Chang, J. Kim,Y. Rah, Y. Son, J. Park, M. Song, K. Kim, J. Lim and K. Kim,“Three Dimensionally Stacked NAND Flash Memory Technology Using Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node,” in IEDM Tech Dig, PP.1-4,2006.
[9] F. M. Yang, T. C. Chang, P. T. Liu, U. S. Chen , P. H. Yeh, Y. C. Yu , J. Y. Lin,S. M.
Sze ,J. C. Lou, “Nickel nanocrystals with HfO2 blocking oxide for nonvolatile memory application,” App. Phys. Lett., 90, 222104,2007.
[10] G. Lin, H. Kuo, H. Lin, C. Kao,“Rapid self-assembly of Ni nanodots on Si substrate covered by a less-adhesive and heat-accumulated SiO2 layers,” App. Phys. Lett., 89, 073108,2006.
[11] Ph. Buffat, and J. P. Borel, “Size effect on the melting temperature of gold particles”, Phys.Rev.A,Vol.13, PP.2287-2298, Jun 1976.
[12] Z. Liu, C. hungho Lee, V. Narayanan, G. Pei, and E. C. Kan, “Metal Nanocrystal Memories—Part I: Device Design and Fabrication”, IEEE Trans. Electron Devices, vol.
49, PP.1606-1613 ,Sept 2002.
[13] Z. Liu, C. hungho Lee, V. Narayanan, G. Pei, and E. C. Kan, “Metal Nanocrystal Memories—Part II: Electrical Characteristics”, IEEE Trans. Electron Devices, vol. 49, PP.1614-1622, Sept 2002.
[14] F. M. Yang, T. C. Chang, P. T. Liu, U. S. Chen and P. H. Yeh, Y. C. Yu and J. Y.
Lin,S. M. Sze and J. C. Lou, “Memory characteristics of Co nanocrystal memory device with HfO2 as blocking oxide” App. Phys. Lett., 90,13102,2007.
[15] S..K. Samanta, W.J. Yoo, G. Samudra, E.S. Tok, L.K. Bera, N.
Balasubramanian,“Tungsten nanocrystals embedded in high-k materialsfor memory application” App. Phys. Lett., 87,113110,2005.
[16] S. Choi, Y. Cha, B. Seo,S. Park, J. Park, S. Shin, K. S. Seo,J. Park, Y. Jung, Y. Park, Y.
Park, I. Yoo, S. Choi,“Atomic-layer deposited IrO2 nanodots for charge-trap flash-memory devices,” J. Phys. D: App. Phys.,40, PP.1426-1429,2007.
[17] http://www.saifun.com/ “NVM Technology overview”
[18] S. M. Sze Semiconductor Devices: Physics and Technology, 2nd, 2002.
[19] 黃調元，“記憶體元件與製程”上課講義,頁67,2007 .
[20] 柯賢文，“表面張力的應用,”科學發展月刊，411期，頁48-51, 2007.
[21] F. Ko, C. Wu, M. Chen, J. Chen, T. Chu,“Soft-mold-induced self-construction of polymer patterns under microwave irradiation,” App. Phys. Lett., 90,191901,2007 [22]http://hamers.chem.wisc.edu/chem630_surfaces.
[23] J. F. Moulder, W. F. Stickle, P.E. Sobol,“Handbook of X-ray Photoelectron
[24] H.B. Michaelson,“The work function of the elements and its periodicity,” J. Appl.
Phys., vol. 48, PP.4729-4733, Nov,1977.
[25] K. Ashihara, H. Nakane, H. Adachi, “Experimental Confirmation of Flower Nordheim Plot at Several Micro-Meters Emitter to Anode Distance,” Muroran Institute of Technology,27-1 Mizumoto- cho, Muroran, PP. 104-107.
[26] http://acade.must.edu.tw/ “SEM/EDS 構造與原理探討”
[27] W.R.Chen, T.C. Chang, J.L. Yeh, S. M. Sze, C.Y. Chang, “Reliability characteristics of NiSi nanocrystals embedded in oxide and nitride layers for nonvolatile memory application,” App. Phys. Lett.,92,152114,2008.