結論

在溫度變化對 8-mask 與 9-mask 製程的 NMOS 元件電性 mobility、Ion 、Ioff degradation 對溫度之劣化程度8-mask 較 9-mask 製程為低，而 Vth shift (向負值偏移)、SS degradation 都隨著

溫度增加而增加，而不同製程與元件隨著溫度變化相近。在溫度變化對8-mask 較 9-mask 製程之

PMOS 元件在不同尺寸之 mobility degradation 程度為低，而不同製程與元件尺寸 Vth shift 隨著溫 度上升而增加(向正值偏移)，其餘特性劣化程度相近。

8-mask 與 9-mask PMOS 製程之 Vth shift 對 stress time、 stress voltage、stress temperature 之 關係，由P-type TFT 的 NBTI model 參數萃取後得知 n: 0.11~0.16，亦即 8-mask 與 9-mask 製程之 Vth shift 隨著 stress 時間增加的指數關係相近。但是若與文獻之 PMOS LTPS-TFT NBTI model 所 得到的n 值約在 0.28~0.34，可知不論統寶 8-mask 與 9-mask 製程之 PMOS LTPS-TFT 其 NBTI stress 後之Vth shift 程度都較文獻為小。參數 C 約在 0.1~0.21，亦即 8-mask 製程 PMOS 元件 Vth shift 值對Vg 電壓變化的關係大於 9-mask 製程(T=75^oC 經過參數萃取求得 C 較小除外)，亦即 C 值的 差異與有無PMOS 通道摻雜製程有關。由 Arrhenius plot 萃取出活化能 Ea，8-mask PMOS 製程之 活化能約在0.12~0.16 eV，而 9-mask PMOS 製程之活化能約在 0.18~0.25 eV，亦即沒有通道摻雜 製程(9-mask)PMOS 元件之活化能較有通道摻雜製程(8-mask )為高，而 8-mask 製程 PMOS 之 mobility 與 S.S. degradation (Vg= -25 V 除外)均較 9-mask 製程為大，這可能與 8-mask 製程之 PMOS 元件有進行通道摻雜B2H6造成較低的activation energy 有關。

PMOS 的光漏電流 (Photo Leak Current)是隨著照光的強度，而不是與波長改變，如此可以推 得，當TFT 的背光過強時，會造成光漏電流 (Photo Leak Current)上升，進而影響到影像的品質 和許多不必要的功率消耗。這個問題，對於目前元件尺寸愈做愈小的現在，這類的問題也變的更

加的重要，如何找出適當的背光強度，即能使TFT LCD 能正常的顯示影像，卻又不影響影像的

品質，是值得再深入探討的問題。比較9 道光罩製程， 8 道光罩製程方式其主要是省略 Channel

Doping Mask，並直接將 B2H6 劑量摻雜到 PMOS 的通道中，使得基板在背光源的照射下，更多 載子流的移動，連帶的造成Vth shift 的變化更大、Field-Effect Mobility、Ion(-10V)以及 Ioff(-10V) 變化較9 道光罩製程 PMOS 來得大。

6. 參考文獻

1. E. Li, E. Rosenbaum, L. F. Register, J. Tao, and P. Fang “Hot carrier induced degradation in deep sub-micron MOSFET in 100oC,” in Porc. IRPS, 2000, pp.103-107.

2. Y. Tour and T.H. Ning, Fundamentals of Modern VLSI Devices, vol. 123. Cambridge, U. K., Cambridge Univ. Press, 1998.

3. E. Takeda and N. Suzuki, “ An empirical model for device degradation due to hot carrier injection,”

IEEE Electron Device Lett., vol. EDL-4, no.4, pp.111-113, Apr. 1983.

4. P. Heremans, R. Bellens, G. Groeseneken, and H. E. Maes, “ Consistent model for the hot –carrier degradation in n-channel and p-channel MOSFETs,” IEEE trans. Electron Devices, vol. 35, no. 12, pp2194-2209, Dec, 1988.

5. Y. Uraoka, T. Hatayama, T. Fuyuki, T. Kawamura, and T. Tsuchihashi, “Analysis of hot carrier effects in low temperature poly-Si TFTs using device simulator,” in Proc. IEEE Int. Conf.

Microelectronics. Test Struct., 2001, pp.251-256.

6. E. X. Zhao, J. Chan, J. Zhang, A. Marathe, and K. Tayor, “Bias and temperature dependent hot-carrier characteristics of sub-100 nm partially depleted SOI MOSFETs,” in Proc. IEEE Int.

Integr. Reliab. Workshop final report, 1999, pp. 113-115.

7. T. Yoshida, K. Yoshino, M. Takei, A. Hara, N. Sasaki, and T. Tsushiya, “Experimental evidence of grain-boundary related hot-carrier degradation mechanism in low temperature poly-Si TFTs,” in IEDM Tech. Dig., 2003, pp.219-222.

8. N. A. Hastas, C. A. Dimitriadis, J. Brini, and G. Kamarinos, “ Hot carrier induced degradation in short p-channel non-hydrogenated poly-Si TFTs,” IEEE Trans. Electron Devices, vol. 494, no 9, pp.

1552-1557, Sep. 2002.

9. C. E. Balt, E. H. Nicollian, and E. H. Poinderexter, “Mechanism of negative-bias-temperature-instability,” J. Appl. Phys. Vol. 63, no. 3, pp.1712-1720, Feb, 1991.

10. S. Ogawa and N. Shiono, “ Generalized diffusion-reaction model for the low-field charge-buildup instability at the Si-SiO2 interface, ”Phys. Rev. B. Condens. Matter, vol. 51, no. 7, pp. 4218-4230, Feb. 1995.

11. D. K Schroder and J. A. Babcock, “ Negative bias temperature instability: Road to cross in deep sub-micron silicon semiconductor manufacturing, “J. Appl. Phys., vol. 94, no. 1, pp. 1-18, Jul.

2003.

12. Suzuki, K. Takeuchi, F. Ebiko,Y. Chida, M. Sasaki, N. “Analytical Photo Leak Current Model of Low Temperature CW Laser Lateral Crystallization,”Electron Devices Meeting, 2004 IEDM Technical Digest. IEEE International, pp.785- 788 .

13. M.C. Wang, Z.Y. Hsieh, C. Chen, Y.T. Lin, C.H. Tu, S.Y. Chen, H.S. Huang “Verification of Visible-Light Impact on CLC Poly-Si n-TFT Device ,”Meet. Abstr. Electrochem. Soc. 802, 2269 (2008).

7. 附錄

附錄一 : IEDMS conference paper

附錄二: IWNE workshop poster

8. 計畫執行成果自評表

發表期刊(研討會)名稱： International Electron Devices and Materials Symposia (IEDMS)