結論

本研究利用常見的三種類神經方法：倒傳遞網路、半徑式函數網路、自組性 演算法，來進行晶圓缺陷點群聚圖案的分析，分析圖案為牛眼圖案、底部圖案、

弦月圖案、環狀圖案等。在網路訓練過程中，本研究先以模擬資料尋找出較佳的 參數設定值，並以此參數設定值建構出類神經網路模型。接著以實際晶圓缺陷點 資料驗證了此類神經網路模型的有效性。得到的結果為三種類神經方法皆有良好 的RMSE 及正確辨識率。

本研究進一步針對三種類神經方法的表現進行比較。在RMSE 及正確辨識 率的表現上，倒傳遞的表現優於自組性演算法，而自組性演算法的表現優於半徑 式函數。在模型建構的速率上，以自組性演算法最快，倒傳遞網路次之，最慢的 則是半徑式函數網路。本章第5.1 節提出本研究的貢獻，第 5.2 節說明本研究未 來可發展之方向。

5.1 貢獻

本研究之貢獻可彙整成以下兩點：

1. 本研究方法可有效縮短晶圓缺陷點群聚圖案辨識時間，提升辨識準確率，能 輔助工程師迅速找出降低製程良率的原因。本研究結果對積體電路業界實有 相當之貢獻。

2. 改進了之前文獻中，當使用類神經方法進行晶圓缺陷點群聚分析的判別時，

特徵值擷取過於耗時的缺點，且提供出較佳的參數值設定。

5.2 未來研究方向

本研究後續可能之就如下：

1. 由於本研究只針對四種常見群聚圖案作辨識，而目前發現的群聚圖案達 20

種以上，因此可再針對其他較常見的群聚圖案進行辨識。

2. 在研究晶圓良率時，群聚現象已被證實是影響良率好壞的關鍵之一，但目前 加入的考量因素主要是群聚嚴重程度，而沒有區分在不同的群聚圖案下，對 於良率是否有不同程度的影響，因此未來研究可設計一包含不同群聚圖案之 因子的良率模型。

參考文獻

[1] 吳璟旻，「應用類神經網路於晶圓缺陷分類」，國立清華大學工業工程研究所 碩士論文，2005。

[2] 陳大倫，「晶圓缺陷點群聚指標之建立」，國立交通大學工業工程研究所碩士 論文，2002。

[3] 許志偉，「整合缺陷點數與群聚指標之積體電路良率模式」，國立交通大學工 業工程研究所碩士論文，2003。

[4] 楊博欽，「應用自組性演算法建構積體電路之良率模式」，國立交通大學工業 工程研究所碩士論文，2005。

[5] 蔡文傑，「利用新晶圓缺陷點群聚指標建構積體電路良率模式」，國立交通大 學工業工程研究所碩士論文，2004。

[6]

http://www.spring.org.tw/plan/a86/case/%E6%97%BA%E5%AE%8F%E9%9B%BB%E5%AD

%90.htm

[7] Cunningham, S. P. and Mackinnon, S., “Statistical methods for visual defect metrology”, IEEE Transactions on Semiconductor Manufacturing, Vol. 11, No.

1, pp 48-53,1998.

[8] C.Y. Chang, J.W. Chang, M. Jeng, ”Using a Self-Organizing Neural-Network for Wafer Defect Inspection”, IEEE lntemational Conference on Systems, Man and Cybemetics, p.p. 216-221, 2004

[9] D. E. Rumelhart, G. E. Hinton, and P. J. Williams, “Learning Internal

Representation by Error Propagation”, Parallel Distributed Processing, D. E.

Rumelhart and .J. L. McClelland, Eds. Cambridge, MA: MIT Press.

[10] EI-Kareh, B., Process Integration and Device Characterization in Microelectronic Manufacturing Course, SEMICON Taiwan,1997.

[11] Farlow. J. S, “Self-Organizing Methods in Modeling Marcel: GMDH Type Algorithms”, New York, 1984.

[12] F. Rosenblatt, “The Perceptron: A Probabilistic Modelfor Information Storage and Organization in the Brain”, Psychological Review 65, pp. 386-408, 1958.

[13] Friedman, D. J., Hansen, M. H., Nair, V. N. and James, D. A., “Model-Free Estimation of Defect Clustering in Integrated Circuit Fabrication.” IEEE Trans.

on Semiconductor Manufacturing, Vol. 10, No. 3, pp. 344-359, 1997.

[14] Jun, C.-H., Hong, Y., Kim, S.Y., Park, K.-S. and Park, H., “A Simulation-Based Semiconductor Chip Yield Model incorporating a new defect cluster index.”

Microelectronics Reliability, Vol. 39, pp. 451-456, 1999.

[15] Kaempf, U., “The Binomial Test: A Simple Tool to Identify Process

Problem ”IEEE Transactions on Semiconductor Manufacturing, Vol. 8, No. 2, pp 160-165.1995.

[16] Neyer, T. and Hafner, M., “Yield learning using the defect reticle method, ” Advanced Semiconductor Manufacturing Conference, pp 110-114 .2004.

[17] Stapper, C. H., “Defect Density Distribution for LSI Yield Calculations,” IEEE

Transactions on Electron Devices (Correspondence), Vol. ED-20, pp. 655-657,

[18] Stapper, C.H. and Ronser, R. J., “Integrated Circuit Yield Management and Yield Analysis: Development and Implementation,” IEEE Transactions on

Semiconductor Manufacturing, Vol. 8, No. 2, pp 95-102,1995.

[19] Wang, P., Chan, M., Goodner, R., Lee, F. and Ceton, Ron, “Development of The Yield Enhancement System of A High-volume 8-inch Wafer Fab,” International Symposium on Semiconductor Manufacturing, pp 51-52,1995.

[20] Wong, A. Y., “A Statistical Parametric and Probe Yield Analysis Methodology”, Proceedings of the IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp 131-139,1996.