1.1 研究動機
在歷經二十餘年的努力,台灣的積體電路產業已逐漸在世界上嶄露頭角,其 耀眼的產值與豐厚的獲利為國家經濟帶來非常大的貢獻。在這樣的背景下,台灣 的積體電路業者面臨著相當激烈的競爭,各家業者無不致力於提昇自己的競爭 力。而晶圓的良率(yield)則是衡量積體電路廠商競爭力的一個重要指標。
積體電路的良率和晶圓上的缺陷(defects)息息相關,缺陷的發生往往會使良 率降低,甚至會使整批晶圓報廢,因此良率的控管相當重要。此處所謂缺陷指的 是可能會造成半導體缺點(faults)的因素,而缺點則是指可能造成晶圓故障 (failure)之缺陷。造成缺陷的原因有很多,舉凡製程參數設定不良、空氣中的微 粒(particle)、或製造環境不佳等問題皆會使晶圓產生缺陷。
Neyer和Hanfer[16]指出缺陷是造成晶圓低良率的主因,而缺陷的空間性圖案 (spatial pattern)大小及形狀可以反應出製程的問題所在。也就是說,晶圓上的缺 陷圖案提供了一個相當重要的線索來找出製程異常的原因。因此當晶圓良率太低 時,分析晶圓之圖缺陷是最直接有效的方法。實務上,工程師往往是藉著檢閱一 張張的晶圓圖,分析晶圓圖上的缺陷圖案來找出製程異常之原因。但這些圖案不 易明確的定義出來,往往相似的圖案(如常見的環狀和半環狀圖案)會使工程師判 斷錯誤。再加上由於是仰賴工程師檢閱一張張的晶圓圖,因此工程師本身的經驗 與能力就成了判斷缺陷圖案正確與否的關鍵,這種情況會造成以下兩項缺失:
1. 知識傳承的不易-技術主要掌握在資深工程師手上,形成所謂的口袋技 術(pock technique)。
2. 誤判率的增高-工程師往往需要花費許多的時間去辨識晶圓圖之圖案,
當需辨識之晶圓數量大時,會因疲勞等不可避免之生理因素使誤判率增 高。
因此若能建立一個系統化且及時化的晶圓缺缺陷圖案辨識系統,可藉由系統 的高準確性及操作簡單的特性,幫助工程師在進行晶圓圖的判斷時,縮短辨識的 時間及降低誤判率。
一直以來,有許多學者利用統計的手法來建立良率模型,而隨著晶圓面積越 來越大,傳統卜瓦松(Poisson)良率模型會出現低估良率的現象。Stapper[17]提出 負二項良率模型,其預估良率準確度較傳統卜瓦松良率模型為佳,因此業界普遍 採用負二項良率模型。負二項良率模型中包含衡量群聚程度的指標α,可判斷群 聚的嚴重程度。但α指標有分佈範圍廣且可能出現負值等缺點,會造成分析的不 便。Jun et al[14]、陳大倫[2]、蔡文傑[5]等陸續發展一些晶圓群聚指標,對於群 聚現象嚴重程度的預測有很好的效果。好的群聚指標能幫助工程師判斷出晶圓上 群聚現象的嚴重程度,可幫助提升預測良率的準確度,但卻無法提供進一步的資 訊讓工程師知道可能是哪一段製程出了問題。
吳璟旻[1]利用類神經網路,針對四種常見的晶圓缺陷點圖案,進行辨識。
四種圖案分別是辨識環狀(ring type)、半環狀(half-ring type)、刮傷(scratch type)、以及邊環狀(edge-ring type)。他雖然得到不錯的辨識效果,但一開始 的缺陷資料轉換成圖檔非常耗時,且在轉成圖檔後,必須先將晶圓缺陷點中隨機 性的缺陷點排除,只保留系統性的缺陷點。為了能夠準確的排除隨機性的缺陷 點,論文中設定了兩個參數,遮罩(mask)大小以及門檻值(threshold)。此兩項參 數設定的好壞決定了之後圖形辨識的效果,因此相當重要。但吳璟旻卻沒有提出 一個系統化的方法來決定此兩參數,只能靠經驗法則,因此大大影響了辨識的效 果。
綜合以上可知,若能有一套系統化的工具,幫助工程師能夠快速準確的判斷 出晶圓圖缺陷點圖案,將可大大節省時間成本,幫助提升積體電路業者改善良率 的效率。
1.2 研究目的
本論文應用類神經網路,結合群聚指標,建構出一個系統化的晶圓缺陷圖案 辨識系統,以達到以下兩個目標:
1. 縮短辨識晶圓上缺陷點圖案的時間。
2. 準確辨識出晶圓缺陷點的可能圖案,使幫助工程師能迅速找到問題所在。
本論文將會利用新竹科學園區某積體電路公司的實際晶圓資料來驗證此辨 識系統的可行性及有效性。
1.3 研究假設
本論文有一點前提假設:晶圓上的缺陷點不論大小皆視為一點,本論文只 針對缺陷點出現的位置,而不討論缺陷點的大小。
1.4 研究架構
本論文分為五個部分,第一章為緒論,說明本研究之動機、目的、假設與架 構;第二章為文獻探討,探討積體電路良率之控制、晶圓常見之缺陷點圖案和成 因、群聚指標、介紹類神經網路,以及以類神經網路方法辨識晶圓缺陷圖案之相 關文獻;第三章介紹本論文如何應用類神經網路方法建構晶圓群聚圖案辨識系 統;第四章為系統實作與驗證分析,以模擬資料來建構本研究之晶圓圖案辨識系 統並以業界實際之晶圓資料來證實此系統之有效性;第五章為結論,說明本研究 之貢獻及未來研究方向建議。本論文之研究架構流程如圖1.1所示。
緒論
圖1.1 本論文架構與流程圖 文獻探討
研究方法與步驟
系統驗證與研究結果
積體電路良率探討 晶圓常見缺陷圖案
和成因 群聚指標 類神經網路介紹 以類神經網路方法 辨識晶圓缺陷圖案 之相關文獻
結論