7.1 結論
本論文中，我們提出了以Gm-C 為架構的可程式化類比陣列，以 TSMC035 Mixed Mode(2P4M,5V)製程進行模擬，並透過 CIC 製作晶片。第一次下線的晶片 已經製作完成，經由量測數據可證明晶片中轉導放大器、運算放大器以及電壓源 電路與模擬結果比較能達到預期的功能，並使用這些電路組合成為積分器和一階 低通濾波器，量測結果也能符合預期。我們從第一次下線獲得的經驗中，修改部 分的電路，設計第二顆晶片，包含離散的FPAA 元件電路以及可程式化電路，具 有積分器與可調頻寬範圍之一階低通濾波器功能。我們的研究成果有以下幾項特 點：
1. 回顧可程式化類比陣列論文，建立整體系統架構，規劃設計、製作與驗證的 流程。
2. 參考多篇轉導放大器的文獻，我們提出一種具有高輸入訊號範圍且具有高線 性度的轉導放大器。
3. 完成 FPAA 內部的電路單元，包含轉導放大器、運算法大器、偏壓電路、暫 存器以及類比開關。
4. 製作一個具有可程式化積分器與可動態切換頻寬之一階低通濾波器功能的 FPAA。
7.2 未來展望
目前在晶片設計上著重於基本元件的分析，建立可靠的電路元件，並利用基 本元件構成積分器與濾波器，並組成小型的可切換系統，目的在於建立整體系統
的重要資訊與經驗，給予後續研究人員作為參考方向：
1. 將轉導放大器加入可藉由數位控制改變轉導值的功能。
2. 將系統電路提升為高階濾波器，在合成高階電路時，可將系統改成單端輸 出，採用其濾波器合成方式，以利於降低的複雜度。
3. 在偏壓電路上加入可由外部調整的修正電路，避免偏壓的誤差會造成系統工 作點飄移。
4. 必須考慮整體系統在繞線上產生寄生電容、寄生電阻的影響，依據不同電路 的特性安排適當的繞線方式，使得寄生影響減至最低。
參考文獻
[1] X. Quan, S.H.K. Embabi, and E. Sanchez-Sinencio, “A current-mode based field programmable analog array architecture for signal processing applications,” in IEEE Proc. Custom Integrated Circuits, May 1998, pp.277 – 280.
[2] J. Yasunari, T. Inoue, and A. Tsuneda, “A CMOS continuous-time FPAA analog core using automatically-tuned MOS resistors,” in Proc. MWSCAS '04, vol. 1, July 2004, pp.153-156.
[3] H. Kutuk, and S.M. Kang, “A field-programmable analog array (FPAA) using switched-capacitor techniques Circuits and Systems,” in Proc. IEEE ISCAS '96, vol. 4, May 1996, pp.41 – 44.
[4] J. Luo, J.B. Bernstein, J.A. Tuchman, H. Huang, K.J. Chung, and A.L. Wilson, “A high performance radiation-hard field programmable analog array,” in Proc.
ISQED '04, March 2004, pp.522 – 527.
[5] T.S. Hall, C.M. Twigg, P. Hasler, and D.V. Anderson, “Developing large-scale field-programmable analog arrays,” in Proc. IPDPS '04, April 2004, pp.142-147.
[6] J. Becker, and Y. Manoli, “A continuous-time field programmable analog array (FPAA) consisting of digitally reconfigurable G/sub M/-cells,” in Proc. ISCAS '04, vol. 1, May 2004, pp.1092-1095.
[7] D. Anderson, C. Marcjan, D. Bersch, H. Anderson, P. Hu, O. Palusinski, D.
Gettman, I. Macbeth, and A. Bratt, “A field programmable analog array and its application,” in IEEE Proc. Custom Integrated Circuits, May 1997, pp.555 – 558.
[8] B. Ray, P.P. Chaudhuri, and P.K. Nandi, “Design of OTA based field programmable analog array,” in Proc. VLSI Design, Jan. 2000, pp.494 – 498.
[9] B. Pankiewicz, M. Wojcikowski, S. Szczepanski, and Y. Sun “A field programmable analog array for CMOS continuous-time OTA-C filter applications,” IEEE J. Solid-State Circuits, vol. 37, Feb. 2002, pp.125 – 136.
[10]C.A. Looby, and C. Lyden, “Op-amp based CMOS field-programmable analogue array,” in IEE Proc. Devices and Systems, vol. 147, April 2000 pp.93 – 99.
[11]C.C. Hung, K.A.I. Halonen, M. Ismail, V. Porra, and A. Hyogo, “A low-voltage, low-power CMOS fifth-order elliptic GM-C filter for baseband mobile, wireless communication,” IEEE Trans. Circuits and Systems for Video
Technology, vol. 7, Aug. 1997, pp.584 – 593.
[12]R. Galembeck, J.A. de Lima, and M.C. Schneider, “A Gm-C bump equalizer for low-voltage low-power applications,” in Proc. ISCAS '04, vol. 1, May 2004, pp.797-800.
[13]S. Hori, T. Maeda, N. Matsuno, and H. Hida, “Low-power widely tunable Gm-C filter with an adaptive DC-blocking, triode-biased MOSFET transconductor,” in Proc. ESSCIRC '04, Sept. 2004, pp.99 – 102.
[14] D. A. Johns, and K. Martin, JOHN WILEY & SONS, INC, ANALOG INTERGRATED CIRCUIT DESIGN ,1997.
[15] P.K.T. Mok, and K.N. Leung, “Design considerations of recent advanced low-voltage low-temperature-coefficient CMOS bandgap voltage reference,” in IEEE Proc. Custom Integrated Circuits, Oct. 2004, pp.635 – 642.
[16]R.T. Edwards, K. Strohbehn, and S.E. Jaskulek, “A field-programmable mixed-signal array architecture using antifuse interconnects,” in Proc. IEEE ISCAS 2000, vol. 3, May 2000, pp.319 – 322.