以高線性度Gm-C為架構的可程式化類比陣列
105
0
0
全文
(2) 以高線性度 Gm-C 為架構的 可程式化類比陣列 The Field Programmable Analog Array Design with High Linear Gm-C Circuits 學. 生：陳鵬宇. Student : Peng-Yu Chen. 指導教授：張隆國 博士. Advisor : Dr. Lon-Kou Chang. 國立交通大學 電機與控制工程學系 碩士論文 A Thesis Submitted to Institute of Electrical and Control Engineering College of Electrical Engineering and Computer Science National Chiao Tung University in Partial Fulfillment of the Requirements for the Degree of Master in Electrical and Control Engineering July 2005 Hsinchu, Taiwan, Republic of China. 中華民國九十四年七月.
(3) 以高線性度 Gm-C 為架構的 可程式類比陣列 研究生：陳鵬宇. 指導教授：張隆國. 國立交通大學電機與控制工程研究所. 摘要. 本篇論文提出的可程式化類比陣列(FPAA)，是以連續時間轉導放大器和 電容所構成的濾波器(Continuous-time Gm-C filter)為核心。我們設計的 FPAA 包含兩個可程式化類比方塊(CABs)，來實現多組不同的功能函數。使用者藉 由數位訊號控制的方式，對可程式化電容與 CABs 內部的架構以及 CABs 之 間的互聯網路進行配置，可程式化的功能是透過類比開關相互連接，這樣的 類比方塊可以實現許多不同的函數。我們設計的 FPAA 目前階段以功能驗證 為主，測試積分器與可調頻寬之一階低通濾波器的功能。整體系統是以 TSMC-0.35µm Mixed mode (2P4M,5V)製程進行設計與製作，並透晶片量測加 以驗證。. i.
(4) The Field Programmable Analog Array Design with High Linear Gm-C Circuits Student：Peng-Yu Chen. Advisor：Dr. Lon-Kou Chang. Institute of Electrical and Control Engineering National Chiao Tung University. ABSTRACT A Field Programmable Analog Arrays (FPAA) with continuous-time Gm-C filter is presented. The designed FPAA consists of two configurable analog blocks (CABs) which allow the implementation of different functions. The programmable capacitor, the internal structure of CABs and the interconnection network are configured by user-programmable digital control signals via switches so that CABs can implement many different functions. The verification of the integrator and the 1st order filter with tunable bandwidth has been done by the designed FPAA of the first version. High order filters will be realized in the future. The entire system was designed and fabricated under the environment of TSMC-0.35µm Mixed mode (2P4M,5V) process, and the experimental results have been shown in this thesis.. ii.
(5) 誌. 謝. 本論文能夠順利完成，首先感謝我的指導教授張隆國博士，在這兩年的研究 生涯裡對我細心的的教導與指引，在此表示最誠摯的敬意。 感謝口試委員廖德誠教授、鄭木火教授、林君明教授以及張隆國教授對本論 文內容的批評指正以及寶貴的建議，使本論文更加完整。 感謝阿暉學長、阿信學長、晏銘學長、小黑、志偉、如璇、柏蒼、文昇、奕 廷、彥廷以及同窗好友 snoopyhsu、crewford、GSA、育聖在課業上的切磋。 感謝我的父母與哥哥以及斑斑對我的支持，使我生活中充滿動力。謹將本論 文獻給我最敬愛的家人。. iii.
(6) 目錄 第一章 緒論..................................................................................................................1 1.1 研究背景與動機..............................................................................................1 1.2 研究目的..........................................................................................................1 1.3 研究方法..........................................................................................................2 第二章 可程式化類比陣列架構探討..........................................................................3 2.1 前言..................................................................................................................3 2.2 以連續時間轉導放大器和電容組成的濾波器為核心架構可程式化類比陣 列............................................................................................................................3 2.2.1 以可程式化轉導放大器和電容建構的類比方塊...............................3 2.2.2 轉導放大器和可程式化電容的基本原理...........................................4 2.2.3 以連續時間濾波器組成的可程式化類比陣列架構...........................6 2.3 以運算放大器為核心架構的可程式化類比陣列..........................................7 2.3.1 可配置信號路徑...................................................................................8 2.3.2 以運算放大器為核心建構的功能方塊...............................................9 2.3.3 可程式化類比陣列架構..................................................................... 11 第三章 轉導放大器文獻回顧....................................................................................12 3.1 前言...............................................................................................................12 3.2 電壓浮接式轉導放大器...............................................................................12 3.3 操作在三級管區式的轉導放大器................................................................18 3.3.1 三級管區式轉導放大器(第一類)......................................................18 3.3.2 三級管區式轉導放大器(第二類)......................................................20 3.4 偏壓補償式轉導放大器................................................................................24 第四章 FPAA元件電路規劃與設計..........................................................................26 4.1 轉導放大器....................................................................................................26 4.1.1 偏壓補償式轉導放大器 (bias-offset transconductor) .....................26 4.1.2 改良型偏壓補償式轉導放大器 (bias-offset transconductor) .........28 4.1.3 三級管區式轉導放大器 (triode-based transconductor) ..................32 4.2 運算放大器....................................................................................................34 4.3 參考電壓源....................................................................................................36 4.3.1 固定轉導值式電壓源 (constant-transconductance bias circuit)......36 4.3.2 能隙參考電壓源 (bandgap reference voltage).................................40 4.4 暫存器............................................................................................................43 4.5 類比開關........................................................................................................45 4.6 電容................................................................................................................48 第五章 可程式化電路系統........................................................................................50 5.1 積分器............................................................................................................50 iv.
(7) 5.2 一階濾波器....................................................................................................51 5.3 二階濾波器....................................................................................................54 5.4 整體規劃........................................................................................................58 第六章 晶片設計與量測............................................................................................61 6.1 第一次下線晶片之電路與佈局圖................................................................61 6.1.1 參考電壓源電路.................................................................................61 6.1.2 運算放大器.........................................................................................63 6.1.3 轉導放大器.........................................................................................64 6.2 測試結果與改進............................................................................................66 6.2.1 量測偏壓電路.....................................................................................66 6.2.2 量測運算放大器.................................................................................66 6.2.3 量測轉導放大器與積分器.................................................................73 6.2.4 量測一階濾波器.................................................................................76 6.2.5 量測結論.............................................................................................82 6.3 第二次下線電路圖以及佈局圖....................................................................83 6.3.1 參考電壓源電路.................................................................................83 6.3.2 轉導放大器........................................................................................85 6.3.3 暫存器與開關.....................................................................................88 6.3.4 可切換式系統.....................................................................................89 第七章 結論與建議....................................................................................................91 7.1 結論...............................................................................................................91 7.2 未來展望.......................................................................................................91. v.
(8) 圖例 圖 2. 1 以可程式化轉導放大器和電容建構的類比方塊...........................4 圖 2. 2 可程式化轉導放大器.......................................................................5 圖 2. 3 可程式化電流鏡...............................................................................6 圖 2. 4 可程式化電容陣列...........................................................................6 圖 2. 5 以連續時間濾波器為核心架構可程式化類比陣列.......................7 圖 2. 6 雙Biquad疊接的帶通濾波器架構 ...................................................7 圖 2. 7 導通開關Ron在兩個功能方塊中產生壓降的問題 .........................8 圖 2. 8 緩衝開關 a.連接至輸入端b.連接至輸出端...................................9 圖 2. 9 具相加功能的類比方塊.................................................................10 圖 2. 10 具相減功能的類比方塊...............................................................10 圖 2. 11 以運算放大器為核心的可程式化類比陣列架構....................... 11 圖 3. 1 電壓浮接式導放大器電路圖.........................................................13 圖 3. 2 N型V-I轉換器 .................................................................................13 圖 3. 3 最大電流選擇器.............................................................................17 圖 3. 4 電流相減電路.................................................................................17 圖 3. 5 共模訊號對電流輸出影響.............................................................18 圖 3. 6 以操作在三級管區式的轉導放大器.............................................19 圖 3. 7 共模回授電路.................................................................................20 圖 3. 8 三極體區式的轉導放大器 (a)轉導器核心 (b)可調整的直流調節 器..........................................................................................................22 圖 3. 9 兩組平行連接的轉導放大器與共模互斥電路.............................24 圖 3. 10 以bias-offset 核心的轉導放大器................................................25 圖 4. 1 以偏壓補償式為核心的轉導放大器.............................................28 圖 4. 2 轉導值模擬圖.................................................................................28 圖 4. 3 改良型偏壓補償式轉導放大器.....................................................30 圖 4. 4 修正前高增益電晶體差動對與低增益電晶體轉導值.................31 圖 4. 5 修正前整體差動輸出轉導值.........................................................31 圖 4. 6 修正後高增益電晶體差動對與低增益電晶體轉導值.................32 圖 4. 7 修正後整體差動輸出轉導值.........................................................32 圖 4. 8 以三極體區為核心的轉導放大器.................................................33 圖 4. 9 差動轉導值.....................................................................................33 圖 4. 10 運算放大器架構...........................................................................35 圖 4. 11 小訊號增益以及相位...................................................................35 圖 4. 12 共模增益.......................................................................................36 圖 4. 13 固定轉導值式電壓源原型............................................................37 vi.
(9) 圖 4. 14 固定轉導值式電壓源...................................................................39 圖 4. 15 固定轉導值式電壓源模擬圖........................................................40 圖 4. 16 能隙電壓參考電壓電路示意圖...................................................41 圖 4. 17 能隙電壓參考電壓核心電路.......................................................42 圖 4. 18 能隙參考電壓完整電路...............................................................43 圖 4. 19 電壓對溫度變化模擬結果...........................................................43 圖 4. 20 暫存器示意圖...............................................................................44 圖 4. 21 暫存器電路圖...............................................................................44 圖 4. 22 雙端類比開關...............................................................................45 圖 4. 23 雙端可反向類比開關...................................................................45 圖 4. 24 以. 4 .5 µ 1.5µ ⎛ W ⎞ ⎛W ⎞ ⎜ ⎟ = ⎜ ⎟ = L 0 .5 µ L 0 . 5 µ ⎝ ⎠P ⎝ ⎠N. 模擬開關電阻..................................47. 圖 4. 25 開關電阻並聯 10 組.....................................................................48 圖 4. 26 電容陣列示意圖...........................................................................48 圖 4. 27 電容陣列佈局配置圖...................................................................49 圖 5. 1 積分器.............................................................................................50 圖 5. 2 積分器雙端輸出端電壓.................................................................51 圖 5. 3 積分器差動輸出結果.....................................................................51 圖 5. 4 一階濾波器.....................................................................................52 圖 5. 5 一階低通濾波器.............................................................................53 圖 5. 6 一階低通濾波器模擬波形.............................................................53 圖 5. 7 二階濾波器.....................................................................................55 圖 5. 8 二階濾波器轉移函數分析.............................................................56 圖 5. 9 二階低通濾波器.............................................................................57 圖 5. 10 二階低通濾波器模擬波形...........................................................57 圖 5. 11 FPAA整體規劃..............................................................................58 圖 5. 12 FPAA整體電路架構......................................................................59 圖 6. 1 第一次下線之固定轉導值式電壓源電路架構.............................62 圖 6. 2 第一次下線之固定轉導值式電壓源電路佈局圖.........................62 圖 6. 3 第一次下線之運算放大器電路圖.................................................63 圖 6. 4 第一次下線之運算放大器佈局圖.................................................64 圖 6. 5 第一次下線之偏壓補償示轉導放大器電路圖.............................65 圖 6. 6 第一次下線之偏壓補償示轉導放大器電路佈局圖.....................65 圖 6. 7 運算放大器測試電路圖.................................................................67 圖 6. 8 測試(1)輸入與輸出訊號波形以及輸出訊號之數據....................68 圖 6. 9 測試(1)輸入與輸出訊號波形以及輸入訊號之數據....................68 圖 6. 10 測試(2)輸入與輸出訊號波形以及輸入訊號之數據..................70 圖 6. 11 測試(2)輸入與輸出訊號波形以及輸出訊號之數據 ..................70 vii.
(10) 圖 6. 12 圖 6. 13 圖 6. 14 圖 6. 15 圖 6. 16 圖 6. 17 圖 6. 18 圖 6. 19 圖 6. 20 圖 6. 21 圖 6. 22 圖 6. 23 圖 6. 24 圖 6. 25 圖 6. 26 圖 6. 27 圖 6. 28 圖 6. 29 圖 6. 30 圖 6. 31 圖 6. 32 圖 6. 33 圖 6. 34 圖 6. 35 圖 6. 36 圖 6. 37 圖 6. 38 圖 6. 39 圖 6. 40 圖 6. 41 圖 6. 42. 測試(3)輸入與輸出訊號波形以及輸入訊號之數據..................72 測試(3)輸入與輸出訊號波形以及輸出訊號之數據..................72 積分器測試電路...........................................................................74 雙端輸入訊號，Vp-p為 500mV之方波 .....................................75 積分器之輸入訊號、輸出訊號...................................................75 積分器之雙端輸出電壓...............................................................76 運算放大器輸入端電壓...............................................................76 一階低通濾波器...........................................................................77 一階低通濾波器量測值與模擬值比較圖，回授電容為 15pF .78 一階低通濾波器量測值與模擬值比較圖，回授電容為 47pF .78 輸入訊號頻率為 20Hz.................................................................79 輸入訊號頻率為 2kHz.................................................................79 輸入訊號頻率為 200kHz.............................................................79 輸入訊號頻率為 600kHz.............................................................80 輸入訊號頻率為 1MHz ...............................................................80 輸入訊號頻率為 1.5Mhz .............................................................80 輸入訊號頻率為 20Hz.................................................................81 輸入訊號頻率為 2kHz.................................................................81 輸入訊號頻率為 200kHz.............................................................81 輸入訊號頻率為 600kHz.............................................................82 輸入訊號頻率為 1MHz ...............................................................82 第二次下線之參考電壓源電路電路圖.......................................84 第二次下線之參考電壓源電路佈局圖.......................................84 第二次下線之偏壓補償式轉導放大器電路圖...........................85 第二次下線之偏壓補償式轉導放大器佈局圖...........................86 第二次下線之三級管區式轉導放大器電路圖...........................87 第二次下線之三級管區式轉導放大器佈局圖...........................87 第二次下線之暫存器與開關架構圖...........................................88 第二次下線之暫存器與開關佈局圖...........................................88 第二次下線之可切換式系統電路架構.......................................89 第二次下線之可切換式電路佈局圖...........................................90. viii.
(11) 表格目錄 表 4. 1 偏壓補償式轉導放大器規格.........................................................27 表 4. 2 改良式轉導放大器規格.................................................................31 表 4. 3 三級管區式轉導放大器規格.........................................................33 表 4. 4 運算放大器規格.............................................................................34 表 4. 5 固定轉導值式電壓源規格(Vdd=5V)............................................40 表 4. 6 能隙參考電壓電流源規格.............................................................42 表 5. 1 FPAA規劃函數切換功能................................................................60 表 6. 1 第一次下線之參考電壓源規格.....................................................61 表 6. 2 第一次下線之運算放大器規格.....................................................63 表 6. 3 第一次下線晶片之轉導器規格.....................................................64 表 6. 4 偏壓電路測試結果.........................................................................66 表 6. 5 運算放大器放大率測試(1)之條件與結果(放大率 1.5 倍) ..........67 表 6. 6 運算放大器放大率測試(2)之條件與結果(放大率 1 倍) .............69 表 6. 7 運算放大器放大率測試(3)之條件與結果(放大率 0.66 倍) ........71 表 6. 8 運算放大器測試結果整理.............................................................73 表 6. 9 轉導放大器測試結果.....................................................................74 表 6. 10 第二次下線之能隙參考電壓源規格...........................................83 表 6. 11 第二次下線之偏壓補償式轉導放大器規格...............................85 表 6. 12 第二次下線之三級管區式轉導放大器規格...............................86 表 6. 13 可切換式系統開關功能...............................................................89. ix.
(12) 第一章 緒論 1.1 研究背景與動機 可程式化邏輯閘陣列(Field Programmable Gate Arrays: FPGA)已經廣泛的被 應用於數位電路設計，FPGA 吸引人的地方在於具有原型電路，使用者可以知道 其工作原理以及各款 FPGA 的規格，在小量生產的電路上使用具有價格的優勢 [1]~[2]。在類比電路方面，可程式化類比陣列(Field Programmable Analog Arrays: FPAA)和 FPGA 有許多相似之處，都具有模組單元陣列，需要透過這些模組以及 繞線的切換才可以得到使用者需要的方程式。可程式化類比陣列吸引人的地方在 於提供一個簡單的媒介讓使用者可以在很短時間內，以簡單的流程完成所需要的 類比電路。 利用可程式化類比陣列產生的濾波器可用在前端的類比訊號處理，例如無線 通訊、硬碟讀取通道等，本篇論文將著重於濾波器的討論以及動態切換功能。由 於不同的應用所採用的類比電路模組單元以及架構皆不相同，因此發展一個廣泛 使用的可程式化類比陣列變的相當的複雜，必須選擇適合設計上需求的架構，以 滿足使用者的需求，並提高系統的工作效率。此外在可程式化類比陣列中，必須 減少電容、電阻的寄生效應與佈局、製程上產生的不對稱，以及降低開關切換和 長距離繞線產生的雜訊對訊號路徑的影響，這些因素使得功能完整性與精確度在 設計上必須取得平衡，這都是可程式化類比陣列發展所需關注的議題[3]~[8]。. 1.2 研究目的 由於可程式化類比陣列並沒有一個固定的架構，例如就單一濾波器而言可以 使用電流傳遞訊號模式或者電壓傳遞訊號模式，亦或可採用離散電容濾波或是轉 導器-電容結構(Gm-C)的濾波架構。故在 FPAA 架構選擇上除了要顧及多功能的 應用，在功率消耗、線性度和速度上必須有完整的考量。本篇論文目的在設計以 1.
(13) Gm-C 為架構的高速可程式化類比陣列，以實現積分器與濾波器之應用為考量， 透過晶片下線與量測，確認系統的可靠度與精準度，再逐一的提高電路的複雜度。. 1.3 研究方法 首先評估 FPAA 應用面與選擇使用的系統架構，接下來是設計整體系統以及 個別電路單元，模擬完成後我們透過 CIC 下線製作晶片並進行量測，現階段為 建立 FPAA 中的基本電路單元與系統功能切換驗證，最終目的為實現一個可工作 在高頻的 FPAA。. 2.
(14) 第二章 可程式化類比陣列架構探討 2.1 前言 本章旨在回顧過去所發展的可程式化類比陣列，經由分析不同電路架構的特 性，了解各種電路的優勢及規格，作為往後設計電路的參考指標。 第二節分析以連續時間轉導放大器-電容結構的濾波器(Continuous-time Gm-C filter)為核心架構的可程式化類比陣列，第三節則分析以運算放大器 (OP-amp based)為核心架構的可程式化類比陣列。. 2.2 以連續時間轉導放大器和電容組成的濾波器為核 心架構可程式化類比陣列 以連續時間轉導放大器和電容為核心所構成的電路系統[9]，具有可高速工 作的特性。在此電路架構下可以藉由可程式化轉導放大器的放大倍率與可程式化 電容陣列得到不同的濾波器頻寬。然而在 CMOS 的製程下，不可能建立一個的 可以大幅調整的且高速操作的電容陣列，因此設計一個可程式化範圍寬廣的轉導 放大器顯得格外的重要。. 2.2.1 以可程式化轉導放大器和電容建構的類比方塊 這個多用途的類比方塊是由一個可程式化全差動式轉導放大器(OTA) 、一 個可程式化電容(CEQ)以及一組數位開關(S1-S12)所構成。如圖 2.1 藉由控制開關 來決定轉導放大器連是否接到可程式化電容，位於CAB最上方以及最下方的開關 (S9與S10)可以將訊號傳遞至其他的可建構的類比方塊，開關S1和S2能將輸入信號 直接傳遞或反向傳遞至轉導放大器，而這些開關的控制訊號資料串儲存於串接式 的暫存器中。. 3.
(15) 圖 2. 1 以可程式化轉導放大器和電容建構的類比方塊. 2.2.2 轉導放大器和可程式化電容的基本原理 轉導放大器的基本架構是由兩組交叉耦合的差動對和數位式的可程式化電 流鏡所構成，如圖 2.2 所示。. I in1 = K (VP −V Tp) 2 + K (VQ − Vb − VTp ) 2. (2. 1). I in 2 = K (VQ −V Tp) 2 + K (VP − Vb − VTp ) 2. (2. 2). 在這裡 K = 0.5µC OX W / L ，M1-M4 有相同的 W/L 比，VTp 為臨界電壓, Vb 為偏壓 源， VP 、 VQ 分別為 M1 和 M2 閘極端對源極端的電壓。 將方程式(2.1) (2.2)式相減得 I in1 − I in 2 = 2 K (V P − VQ )Vb = 2 K (Vin + − Vin − )Vb = 2 KVbVid. (2. 3). 在這裡 Vid = Vin + − Vin − ，代表差動輸入電壓。假設電流鏡的增益都為 A，則輸出 電流可表示為. 4.
(16) I out = A( I in1 − I in 2 ) = 2 K (Vin + −V in −)Vb A = 2 KVb AVid. (2. 4). 轉導放大器的增益可以表示為. gm =. ∂I out = 2 KVb A ∂Vid. (2. 5). 濾波器的頻寬與Gm/C值增加成正相關，為了要使Gm-C濾波器有大的工作頻率範 圍，轉導放大器必須具備大幅度調整Gm值的能力。由從方程式(2.5)可知，欲調 整轉導值可藉改變Vb大小或調整電流鏡倍率(A)來達成。. 圖 2. 2 可程式化轉導放大器. 可程式化電流鏡使用 31 個相同的輸出級，如圖 2.3 電流鏡所示，為了達成 以數位方式程式化的目標，將 1、2、4、8、16 個輸出級分別並聯成 5 組電流鏡 (Group#1~Group#5)，而總輸出電流即為個別電流鏡輸出之總合，每組電流鏡可 以藉由開關 Si, i={1,2,4,8,16}切換電流輸出。. 5.
(17) 圖 2. 3 可程式化電流鏡. 可程式化電容如圖 2.4 所示，是由 5 組電容C0~C4以及開關SC0~SC4組成，其 中分支電容C0與開關SC 0代表可程式化電容中最小位元，其餘 4 組電容皆由最小 位元分支電容C0平行相接構成。. 圖 2. 4 可程式化電容陣列. 2.2.3 以連續時間濾波器組成的可程式化類比陣列架構 本節介紹的FPAA功能為實現各種不同的濾波器，因此FPAA包含了 40 個 CAB，位在八行五列上，FPAA額外具有 3 個轉導放大器O1~O3作為緩衝級。輸 入信號透過訊號線in1、in2、in3傳遞，由於具有三組輸入訊號線，因此最多可以 同時實現三組不同的濾波器。轉導放大器透過數位控制的方式切換電流鏡輸出電. 6.
(18) 流，可以分別設定每一個轉導放大器電流鏡的增益。. 圖 2. 5 以連續時間濾波器為核心架構可程式化類比陣列. 圖 2.6 為使用這個 FPAA 架構，組合成雙 Biquad 疊接的帶通濾波器的應用， 粗線部份表示信號信號導通路徑。. 圖 2. 6 雙 Biquad 疊接的帶通濾波器架構. 2.3 以運算放大器為核心架構的可程式化類比陣列 FPAA 可以大幅所短類比電路設計時間，然而在頻寬和準確性無法同時達到 最佳。為了要操作在高的頻寬，本節討論的 FPAA 採用連續時間架構，並加入緩 7.
(19) 衝開關以及具有比例功能方塊克服準確性的限制[10]。. 2.3.1 可配置信號路徑 一般而言，FPAA允許使用者透過配置信號路徑控制信號的流向。目前的設 計為選擇CMOS開關當作配置訊號的機制，優點在於可以容易的使用數位方式控 制，並可以簡單的估計主要的寄生電容以及導通電組Ron。. 設計一個準確的FPAA主要的問題在於消除訊號經過開關產生電阻壓降造成 的誤差。考慮兩個功能方塊由開關相連接如圖 2.7，由於兩個功能方塊之間的阻 抗為有限的值，往功能方塊 1 看入的阻抗為Zout，往功能方塊 2 看進去的阻抗為 Zin，因此在兩個方塊之間可以得到一個轉移函數. Vin 2 = Vout1. Z in 2 Z out1 + Ron + Z in 2. (2. 6). 由方程式可以得到端點Vin2的的電壓，並且了解訊號在兩個可配置的方塊上傳遞 產生的損耗。. 圖 2. 7 導通開關Ron在兩個功能方塊中產生壓降的問題. 有一個取代的方式可以減少可配置開關產生寄生效應的誤差，假設沒有電流 流過圖 2.7 中兩個方塊之間，也就是說在方程式(2.6)中ZinÆ∞。如圖 2.8(a)，連續 時間電壓訊號連接到具有高組抗的輸入端。這種機制能消除電流流過導通開關， 減少產生在內部節點的誤差。在訊號的輸出開關上插入回授路徑，如圖 2.8(b)， 8.
(20) 開關電阻的電壓降包含在迴路中，不會影響到整體的轉移函數。. 圖 2. 8 緩衝開關 a.連接至輸入端 b.連接至輸出端. 2.3.2 以運算放大器為核心建構的功能方塊 在選擇設計 FPAA 的過程，功能方塊是一個重要的特徵，僅具單一功能的功 能方塊是以連接多個功能方塊的方式產生所需的功能，而複合性的功能方塊，單 一個功能方塊就能提供所需的功能。僅具單一功能的功能方塊架構，能有利於增 加功能變化的多樣性，然而缺點在於複雜的線路配置會大量增加佈局面積。當訊 號必須經過多個繞線上的開關時，效能將會減低，因此每一個採用僅具單一功能 的功能方塊的 FPAA，都會遇到因複雜的繞線與開關使得效能減低的問題。另一 個方法是採用複合性的功能方塊，所選擇的功能方塊必須滿足應用的區域。 大部分的 FPAA 在選擇功能方塊以比較器、轉導器或是運算放大器為主，屬 於僅具單一功能的功能方塊，而在這裡採用的則是採用複合性的功能方塊，其架 構如圖 2.9 以及 2.10，採用運算放大器以及被動元件構成回授路徑，轉移函數取 決於回授路徑和輸入的組抗比例，而不是僅採用絕對值，因此能提高準確度。 如圖 2.9 所示，兩組輸入信號透過一個固定增益的運算放大器以及一組可程 式化的階梯電阻相連接，達到兩組輸入信號相加的功能，轉移函式如下。 Vo = −(10Va + DbVb ) 式中Db是由電阻與開關(D0~D4)所決定。. 9. (2. 7).
(21) 圖 2. 9 具相加功能的類比方塊. 如圖 2.10，兩組輸入信號透過一個固定增益的運算放大器和電容，以及一組 可程式化的階梯電阻相連接，達到信號相減的功能，透過控制開關S1可使此類比 方塊建構為積分器或比較器，轉移函數如下。 v o (t ) =. 1 RC. ∫ (D. p. v p (t ) − Dm v m (t ) )dt. (2. 8). 式中Dp、Dm由電阻以及開關組成的DAC所決定。當開關S1連接電容C時，類比方 塊的功能為積分器，而開關S1打開時(CÆ0)，類比方塊的功能為比較器。. 圖 2. 10 具相減功能的類比方塊. 10.
(22) 2.3.3 可程式化類比陣列架構 整體架構如圖 2.11 所示，具有四個功能方塊陣列以 2 X 2 陣列的方式排列。 控制訊號儲存在串接式的位移暫存器，再傳遞至每個控制開關，可將功能方塊相 互連接並調整各別功能方塊內的參數，以產生所要求的轉移函數。由於使用具有 較大功能的方塊可以減少繞線上的複雜度，減少訊號在功能方塊間運行產生的誤 差，進而提升整體系統效率。. 圖 2. 11 以運算放大器為核心的可程式化類比陣列架構. 11.
(23) 第三章 轉導放大器文獻回顧 3.1 前言 本篇論文之 FPAA 所採用的核心架構為轉導放大器，如何設計適用於 FPAA 的轉導放大器是本文之重點。本章的第二節到第五節將分別討論電壓浮接式、三 級管區式、偏壓補償式為主體的轉導放大器。. 3.2 電壓浮接式轉導放大器 此架構中的工作原理為，產生輸出電流的差動對M2與M3的閘極端，如圖 3.2 所示，分別接至差動輸入訊號V1與V2，而差動對M2與M3源極端則是分別經過一 獨立電壓源接至V2與V1，這個機制使得差動對M2與M3產生線性輸出電流，由於 差動對M2與M3的閘極端到源極端的路徑上各有一個獨立電壓源，因此稱之為電 壓浮接式轉導放大器(floating-DC transconductor)[11]。此電壓浮接式架構的轉導 放大器，其特性為具有雙軌傳輸式的電壓－電流轉換器，可輸入大擺幅差動訊 號，且不會對於臨界電壓的變動感到敏感。如圖 3.1 所示，此電路具有一個N型 的V-I轉換器，以及一個P型的V-I轉換器，達到共模雙軌傳輸式的操作。此外還 包含兩個最大電流選擇電路用來選擇P型或N型V-I轉換對外提供電流輸出。. 12.
(24) 圖 3. 1 電壓浮接式導放大器電路圖. 圖 3. 2 N 型 V-I 轉換器 13.
(25) 就N型CMOS V-I轉換器而言，如圖 3.2。 V1 和 V 2 為輸入， I C 為一個固定的 參考電流，藉由電流鏡M5、M6和M7使得M1和M4汲極端的電流會等於固定電流 I C 。兩個輸出電流 I 1 以及 I 2 分別以電晶體M2和M3汲極端的電流表示。這個電路 由兩個子電路構成，電晶體M1、M2、M8、M11和M12組成一組子電路，電晶體 M3、M4、M9、M13和M12組成另外一組。有兩組回授路徑分別為M1、M8、M11、 M12和M4、M9、M13、M14，迴路的增益和頻寬會直接影響到轉導器的正確性以 及工作速度。從交叉相接的 (M2,M4)以及(M1,M3)可以得到 V gs 2 = V1 − V2 + V gs 4. (3. 1). V gs 3 = −(V1 − V2 ) + V gs1. (3. 2). 假設電晶體M1、M2、M3和M4相同 則 K1 = K 2 = K 3 = K 4 = K. VT 1 = VT 2 = VT 3 = VT 4 = VT 根據 square-law 電流模型，對工作在飽和區的 NMOS 而言. I d = K N (V gs − VTN ) 2 2 這裡 K N = ( µ eff C OX W / L) N. 則從方程式(3.1)可以得到. 2I C 2 I1 = V1 − V2 + K K. 從方程式(3.2)可以得到. 14. (3. 3).
(26) 2I C 2I 2 = −(V1 − V2 ) + K K. (3. 4). 將方程式(3.3)及(3.4)平方展開，得到 I1 =. K (V1 − V2 ) 2 + I C + 2 I C K (V1 − V2 ) 2. (3. 5). I2 =. K (V1 − V2 ) 2 + Ic − 2I c K (V1 − V2 ) 2. (3. 6). 因此，從方程式(3.5)(3.6)，得到 I 1 − I 2 = 8I C K (V1 − V2 ) = g mN (V1 − V2 ). (3. 7). g mN 是一個常數，故得到了一個差動的線性 V-I 轉換器，且不受臨界電壓的影響。. 因為 MOS 必須工作在飽和區中，輸入電壓和輸入電流才會有線性的關係。 單一 N 型 V-I 轉換器共模輸入範圍受到限制，為了得到較大的共模輸入範圍，加 入一個相同型態的 P 型的 V-I 轉換器與 N 型的 V-I 轉換器相連接，形成雙軌傳輸 式的線性 V-I 轉換器，可提高共模輸入的範圍與信號擺幅。對雙軌傳輸式的線性 V-I 轉換器而言，總和的轉導值 g mT 也必須是一個常數，然而對於 N 型電路和 P 型電路，V-I 的關係為 I n1 − I n 2 = 8 K N I C (V1 − V2 ) = g mN (V1 − V2 ). (3. 8). I p1 − I p 2 = 8K P I C (V1 − V2 ) = g mP (V1 − V2 ). (3. 9). ( I n1 , I n 2 ) 和 ( I p1 , I P 2 ) 分別表示 N 型和 P 型的輸出電流， g mN 和 g mp 為 N 型和 P 型 的轉導值。如圖 3.1 所示，為了要涵蓋所有的共模輸入範圍，N 型轉換器和 P 型 轉換器相互連接。 轉導值的固定透過兩個最大電流選擇電路，以及一個輸出相減級來達成。最. 15.
(27) 大電流選擇器如圖 3.3，輸出電流 I out 將會永遠選擇 I 1 與 I 2 的最大值。它的操作 原理如下：. (i) 當 I 1 > I 2 時，由於電流鏡Mp1、Mp2汲極端的電流為 I 1 ，Mn5、Mn6 汲極端的 電流為 I 2 ，流過Mn8、Mn7的電流為 ( I 1 − I 2 ) ，因此輸出電流可以表示為 I out = I 2 + ( I 1 − I 2 ) = I 1 = MAX ( I 1 , I 2 ). (3. 10). (ii) 當 I 1 ≤ I 2 時，由於電流鏡Mp1、Mp2汲極端的電流為 I 1 ，Mn5、Mn6 汲極端的 電流為 I 2 ，因 I 1 ≤ I 2 ，Mn5 汲極端的電流將會變成 I 1 。在這個情況下將沒有 電流會流過Mn8，使Mn7和Mn8關閉，但Mn6 汲極端的電流仍為 I 2 ，因此輸出 電流為. I out = I Mn 6= I 2 = MAX ( I 1 , I 2 ). (3. 11). 從方程式(3.10)和(3.11)可以得到 I out = MAX ( I 1 , I 2 ) 再藉由兩個最大電流選擇電路，以及一個位在輸出級的電流相減器電路，透過適 當的調整 N 型和 P 型 V-I 轉換器的電晶體尺寸，使得 K N 和 K P 相等，也就是 g mN = g mP ，如圖 3.4，輸出電流可以表示為 I out = MAX ( I n1 , I p 2 ) − MAX ( I n 2 , I p1 ). = 8K N I C (V1 − V2 ) = 8 K P I C (V1 − V2 ) = g mT (V1 − V2 ) 這裡 g mT = g mN = g mP ，因此得到固定轉導值雙軌式的 V-I 轉換器。 16.
(28) 觀察圖 3.5，當 I n1> I p 2 則 I n 2 > I p1 ，且當 I p1 > I n 2 則 I p 2 > I n1 ，因此透過最大 電流選擇器，選擇特定的 V-I 轉換器(N 型或 P 型)的輸出電流送入相減電路的輸 入，能夠產生固定的轉導。此外輸出的轉導值可輕易的透過改變直流偏壓 I C ， 或是改變輸入電晶體的尺寸，也就是調整 K N 、 K P 來加以控制。. 圖 3. 3 最大電流選擇器. 17.
(29) 圖 3. 4 電流相減電路. 圖 3. 5 共模訊號對電流輸出影響. 3.3 操作在三級管區式的轉導放大器 此架構中的工作原理為，將產生輸出電流的電晶體偏壓在三級管區(tri-state region)，輸入電壓訊號接在電晶體的閘極端，此時輸入的小訊號電壓與電晶體汲 18.
(30) 極端輸出的小訊號電流具有線性關係。以這種機制產生的電壓-電流轉化器稱之 為三級管區式的轉導放大器(triode-based transconductor)，在本節中探討兩種操作 在三級管區式的轉導放大器[12][13]。. 3.3.1 三級管區式轉導放大器(第一類) 圖 3.6 為三級管區式的轉導放大器[12]，包含操作在三級管區的電晶體M1e、 M1f和一個具有高電壓增益的運算放大器，以及M3、M4構成的電流鏡。圖 3.7 為 共模回授電路，電路架構類似圖 3.6 上半部電路，其中M1a~M1d操作在三級管區。 圖 3.6 中電路操作方式為運算放大器與電晶體M2e、M2f產生一個回授路徑， 利用放大器虛短路的特性使電晶體M1e與M1f的汲極端電壓為參考電壓VY，保持電 晶體工作點在三極管區。在這個偏壓條件下M1e的轉導值為. gm = =. ∂I d ∂Vin W ∂ 1 ( µ p C OX 1 )[2(V gs − Vt )(VDD − VY ) − (VDD − VY ) 2 ] ∂Vin 2 L1. = µ p COX. W1 (VDD − VY ) L1. = µ p COX. W1 VTUNE L1. (3. 12). 這裡的VTUNE=VDD-VY. 由方程式(3.12)得知轉導值為一個常數並且與. 19. W1 、VTUNE具有線性的關係。 L1.
(31) 圖 3. 6 以操作在三級管區式的轉導放大器. 圖 3.6 之M1e、M1f閘極端的電壓VCM決定轉導器的直流輸出電流ICM大小，在 圖 3.7 中共模回授電路的直流電流是由Vo+和Vo-的平均值決定，由KCL可知，既 然ICM同時為轉導器與共模回授電路的輸出電流，因此表示在整個架構中Vo+和Vo的平均值等於VCM。當透過調整VY改變轉導值時，由於轉導放大器的電路與共模 回授電路都使用VY控制轉導值大小，如此轉導器與共模回授電路的直流輸出電流 保持相同，使得VCM的變異可以減低到最小。. 20.
(32) 圖 3. 7 共模回授電路. 3.3.2 三級管區式轉導放大器(第二類) 如圖 3.8 所示的三級管區式轉導放大器[13]，包含了一個以工作在三極管區 M1的電晶體為輸入的轉導器，以及一個可調整的直流調節電路。 在轉導器核心中，如圖 3.8(a)，電晶體M1、M2以及電流源CS0組成一個疊接 的放大器，這個放大器的輸出信號透過電晶體M3回授到M1的汲極端，這使得M1 汲極端的電壓，也就是Vds,M1，維持在一個定值，這個定值由M2的閘極端電壓(Vctr) 決定。疊接放大器的輸出訊號透過電流鏡M3、M4傳遞至下一級。轉導器的轉導 值Gm等於M1的轉導值，可以從M1 汲極端的電流得到 I ds , M 1 = β M 1 ⋅ (Vin − Vth − Vds , M 1 / 2) ⋅ Vds , M 1. Gm = 這裡的 β M 1 = µ n COX. ∂I ds , M 1 ∂Vin. = β M 1 ⋅ Vds , M 1. (3. 13). (3. 14). W1 ，Vin 為M1閘極端的輸入電壓。由方程式(3.14)可知欲提高 L1. 轉導值，可增加Vds,M1。 當增加Vds,M1提高轉導值時，電晶體M1、M3、M4 汲極端的直流電流也會增 21.
(33) 加，迫使Vsg,M3增大、Vds,M2縮小。由於Vin小訊號變化會反映到Vsg,M3，在晶體M2必 須工作飽和區的條件下，降低Vds,M2，會使得線性輸入範圍減少，因此需要一個 可調整的直流調節電路，如圖 3.8(b)所示，當轉導器處於高轉導值時，此補償電 路會調整電晶體M3、M4直流偏壓電流，使Vsg,M3為定值。這個電路包含了一個如 同轉導器的核心，以及一個運算放大器，和兩個電流源CS1、CS11。運算放大器 以及電流源CS11和M33構成了一個回授路徑。在高轉導值條件之下，這個回授路 徑對電流源CS11產生一個電流控制信號，因此M33閘極端電壓等於我們設定的參 考電壓(Vref)。這個回授路徑同時也將電流控制訊號傳遞至電流源CS1。因此保持 M3、M4 的閘極端電壓與Vref相同。這可以使得M3、M4在高的轉導值情況下仍維 持固定的直流電流。. 圖 3. 8 三極體區式的轉導放大器 (a)轉導器核心 (b)可調整的直流調節器. 22.
(34) 當M1閘極端電壓Vin增強時，圖 3.8 中，處於三極體區電晶體的轉導值線性度 會有輕微的線性度下降，因為飄移率隨著垂直電場的增加而減少，這導致非線性 的轉導值。要解決此問題，可利用圖 3.9 中兩組平行的轉導電路，以及一個共模 互斥電路，可以減低非線性的情況。 在圖 3.9 中，使用兩組平行的轉導放大器以及共模互斥電路。兩組平行的轉 導放大器操作在平衡的模式(即一組輸入 ∆V 訊號另一組則輸入- ∆V 訊號)。共模 互斥電路由M5~M7、M5N~M7N組成，功能為減低由非線性造成的共模輸出電流。 由於電流鏡M6n、M7n和M5的關係，使得M5與M3n的電流信號有相同的振幅並且 為相反的極性，使得M4和M5的汲極端產生的差動訊號電流具有相同的相位以及 相同的振幅，而共模信號有相反的相位且振幅相同，共模信號因此消除。這使得 在大的輸入信號下仍有高的線性度。 Iout p 與 Iout n 推導如下. 1 1 Iout p = (Vcm + Vdiff )Gm p − (Vcm − Vdiff )Gm n 2 2 1 = Vdiff (Gm p + Gm n ) + Vcm (Gm p − Gm n ) 2 = Vdiff Gm. (3. 15). 1 1 Iout n = (Vcm − Vdiff )Gm n − (Vcm + Vdiff )Gm p 2 2 1 = − Vdiff (Gm p + Gmn ) + Vcm (Gmn − Gm p ) 2 = −Vdiff Gm. (3. 16). 其中 Vcm 代表差動輸入信號的共模電壓， Vdiff 代表輸入信號的電壓差值，由方程. 23.
(35) 式(3.15)及(3.16)可知此電路消除共模輸入所造成的輸出電流。. 圖 3. 9 兩組平行連接的轉導放大器與共模互斥電路. 3.4 偏壓補償式轉導放大器 此電路架構是利用兩組交錯相接的差動對產生線性輸出電流，其中一組差動 對的閘極端電壓為輸入訊號，另一組差動對的閘極端電壓則為輸入訊號減掉一固 定電壓值，因此稱為偏壓補償式轉導放大器(bias-offset transconductor)[14]。 如圖 3.10 所示，在此轉導器中電晶體M1、M2和M3、M4構成兩組差動對， M5、M6、M7和M8產生一組定電壓降，輸入訊號藉由M5、M6的定電壓降傳遞至 電晶體M3、M4的閘極端，電流I1為電晶體M1和M4汲極電流的總合，而電流I2為 電晶體M2和M3汲極電流的總合。在圖 3.10 中假設所有的電晶體皆操作在主動. 24.
(36) 區，且不受本體效應的影響(Vbs=0)，此外M1、M2、M3、M4以及M5、M6、M7、 M8分別有相同的零界電壓(Vt)與 µ n C OX. W 。在產生定電壓降的電路中，由於 L. Ids,M5= Ids,M7故Vgs,M5 =Vgs,M7，又Vgs,M5=V1-Vsource,M5、Vgs,M7=VB利用此關係可以得 到Vsource,M5 =V1-VB，Vsource,M5與Vgate,M3為同一節點，故電晶體M3閘極端電壓即為 V1-VB，同理M4閘極端電壓為V2-VB。在兩組交錯相接的差動對中，電流I1和I2如 方程式(3.17) (3.18)所示：. 這裡 K =. I 1= K (V1 − V X − Vtn ) 2 + K (V2 − V B − V X − Vtn ) 2. (3. 17). I 2= K (V2 − V X − Vtn ) 2 + K (V1 − V B − V X − Vtn ) 2. (3. 18). 1 W 、 V X 為Vds,Ms，由方程式(3.17) (3.18)兩式相減可以得到 µ n C OX 2 L. ( I 1 − I 2 ) = 2 KV B(V1 − V2 ). (3. 19). 由方程式(3.19)可知輸出差動電流與輸入差動電壓具有線性的關係，且轉導值的 大小與VB成正比例。. 圖 3. 10 以 bias-offset 核心的轉導放大器 25.
(37) 第四章 FPAA 元件電路規劃與設計 我們設計之 FPAA 希望能完成積分器與濾波器並能達到動態切換以及調整 參數的功能。電路架構主要是由功能方塊與切換開關控制組成，其中功能方塊包 含轉導放大器和運算放大器，切換控制開關包含暫存器和類比開關，此外整體電 路中也包含參考電壓源與電容陣列。. 4.1 轉導放大器 我們設計 FPAA 之轉導放大器需要有足夠的輸入訊號範圍與線性度，在第三 章中所提到的轉導放大器之線性度皆符合我們 FPAA 的需求，其中以 3.2 裡設計 的轉導放大器電路具有最好的訊號輸入範圍，但因 3.3 與 3.4 中的轉導放大器電 路結構複雜度比起 3.1 節的轉導放大器低，且訊號輸入範圍也符合我們 FPAA 的 需求，在考慮晶片製作成功率的條件下，因此我們設計之 FPAA 採用 3.2 節與 3.3 節提出的轉導放大器電路。. 4.1.1 偏壓補償式轉導放大器 (bias-offset transconductor) 在本小節中的轉導放大器(圖 3.10)修改自 3.4 節中的轉導放大器原型電路， 省略原型電路裡差動對M1~M4源極端下方提供偏壓電流IS的電晶體，修改後的電 路如圖 4.1 所示，直接將M1~M4源極端接地。 產生定電壓降的電路由電晶體Ma1、Ma2、Mb1和Mb2組成，然而在下線使用 的製程只能將NMOS的本體接地，因電晶體Ma1與Ma2源極端與本體不同電位 ( Vbs ≠ 0 )，故會產生本體效應使得臨界電壓(Vt)變大。觀察使輸入訊號產生定電 壓降的電晶體Ma1與Mb1，產生定電壓降的機制是利用Ma1與Mb1有相同的W/L以及 源極端電流，使得VOV,Ma1= VOV,Mb1 (VOV表示Vgs-Vt)，而Ma1受本體效應影響，故 Vt,Ma1 >Vt,Mb1，可以知道Vgs,Ma1 >Vgs,Mb1，這意味著電晶體M3閘極端的電壓比不受 本體效應影響的情況下小，這使得當輸入大擺幅訊號的時候，M3或M4其中一閘 端的電位將會低到使得電晶體的操作在三極體區域甚至使得電晶體關閉，降低輸. 26.
(38) 入訊號擺幅的範圍。在這個設計中移除電晶體M1~M4 源極端下方的電晶體，目 的為提高電晶體M1~M4的閘極-源極端電壓，使得轉導放大器在產生偏壓補償的 電路受到本體效應的影響下，仍保持有足夠的輸入訊號擺幅。雖然省略電流源IS 會降低單端共模互斥的能力，但因我們的設計上為雙端輸出，可利用雙端輸出的 特性將共模增益消除。. 輸出電流I1、I2推導如下. I1 = I M 1 + I M 4. (4. 1). I2 = IM 2 + IM3. (4. 2). 將方程式(4.1)(4.2)相減，得到 I1 − I 2 = ( I M 1 − I M 2 ) + ( I M 4 − I M 3 ) = K [(V1 − Vt ) 2 − (V2 − Vt ) 2 + (V1 − Vb − Vt ) 2 − (V2 − Vb − Vt ) 2 ]. = 2 KVb (V1 − V2 ) 這裡 K =. (4. 3). 1 W ， Vb 為輸入訊號經過Ma1、Ma2閘極端至源極端產生的定電 µ n C OX 2 L. 壓降。 整理方程式(4.3)我們可以得到轉導值 Gm. Gm =. I1 − I 2 = 2 KVb V1 − V2. 圖 4.2 為轉導值模擬結果，規格如表 4.1 所示。 表 4. 1 偏壓補償式轉導放大器規格. 轉導值. 80.4µ A/V. 線性輸入範圍. -0.5~0.5 volt. 誤差. 2.7% 27. (4. 4).
(39) 圖 4. 1 以偏壓補償式為核心的轉導放大器. 圖 4. 2 轉導值模擬圖. 4.1.2 改良型偏壓補償式轉導放大器 (bias-offset transconductor) 在本小節中提出的轉導放大器，修改自 4.1.1 節的轉導放大器電路(圖 4.2)， 差異處在於產生偏壓補償的方式不同，架構如圖 4.3 所示。 M1、M2與M3、M4為兩組交錯相接的差動對產生輸出電流，藉由電晶體Mt6、 Mk6以及兩個運算放大器虛短路效應，提供這兩組差動對源極端不同的偏壓點。 28.
(40) 與 4.1.1 節比較起來，利用這種架構產生偏壓可提高差動對之閘極-源極端偏壓， 當差動對處於高的閘極-源極端偏壓，不易因較大的輸入訊號擺幅使差動 對進入三級管區離開工作點，因此可以增加線性輸入範圍。 假設M1、M2與M3、M4 源極端的電壓分別為Va以及Vb且有相同的 (W / L) ， 電流方程式可表示為：. I1 = I M 1 + I M 4. (4. 5). I2 = IM 2 + IM3. (4. 6). I1 − I 2 = ( I M 1 − I M 2 ) + ( I M 4 − I M 3 ). (4. 7). 將方程式(4.5)(4.6)相減可得. = K (V1 − Va − Vt ) 2 − K (V2 − Va − Vt ) 2 + K (V1 − Vb − Vt ) 2 − K (V2 − Vb − Vt ) 2. 這裡 K =. (4. 8). 1 W ，整理方程式(4.8)可得 µ n C OX 2 L. I 1 − I 2 = −2 K (Va − Vb )(V1 − V2 ). Gm =. I1 − I 2 = −2 K (Va − Vb) V1 − V2. 29. (4. 9). (4. 10).
(41) 圖 4. 3 改良型偏壓補償式轉導放大器. 由於差動對源極端的偏壓點不相同的關係，造成M1、M2與M3、M4的Vbs不 相同，造成本體效應，另一方面當輸入訊號有較大擺福時，M1~M4的Vgs處於高 的電壓，受到飄移率下降和速度飽和的影響，因而使得電晶體電流的特性與平方 定律(square law)二者表現結果不盡相同，模擬結果不像公式推導有完全線性的結 果。 由公式(4.7)可知差動電流為 I 1 − I 2 = ( I M 1 − I M 2 ) + ( I M 4 − I M 3 ) ，可視為電晶 體M1和M2產生的差動電流與電晶體M3和M4產生的差動電流相加，經模擬結果發 現具有較高轉導值的差動對(即偏壓在較高Vgs的差動對)，其轉導值隨輸入電壓增 加而衰減的量小於具有較低轉導值的差動對。我們修正的方法為，將原先具有較 高轉導值差動對之通道寬度放大，使轉導值衰減量增加，透過模擬模擬的方式找 出最適合的放大率，使兩組電晶體轉導值衰減量儘量相同，如此調整後可以得到 較為線性差動轉導值，圖 4.7 為轉導器調整後的模擬結果，規格如表 4.2 所示。. 30.
(42) 表 4. 2 改良式轉導放大器規格. 轉導值. 100µ A/V. 線性輸入範圍. -1~1 volt. 誤差. 低於 1%. 未修正前，差動對電晶體(W/L)比例為 1：1，模擬見圖 4.5 與 4.6. 圖 4. 4 修正前高增益電晶體差動對與低增益電晶體轉導值. 圖 4. 5 修正前整體差動輸出轉導值. 修正差動對(W/L)比例後，Va、Vb維持不變，模擬結果如圖 4.6、4.7，線性度具 31.
(43) 有明顯的改進，同時轉導值也提升。. 圖 4. 6 修正後高增益電晶體差動對與低增益電晶體轉導值. 圖 4. 7 修正後整體差動輸出轉導值. 4.1.3 三級管區式轉導放大器 (triode-based transconductor) 本小節所提的轉導放大器，如圖 4.8 所示，修改自 3.4 節的轉導放大器電路(圖 3.8)，但省略在圖 3.8 中電流調節器電路，造成的影響為，當改變偏壓(Vctr)使轉 導值增加時，將會降低性輸入範圍。解決方案為，選取適合之(Vctr)，提供固定轉 導值，透過模擬確認此固定偏壓所決定之線性輸入範圍符合我們FPAA的應用。 圖 4.9 為轉導器調整後的模擬結果，規格如表 4.3 所示。. 32.
(44) 圖 4. 8 以三極體區為核心的轉導放大器. 圖 4. 9 差動轉導值. 表 4. 3 三級管區式轉導放大器規格. 轉導值. 163µ A/ V. 線性輸入範圍. -1~1 volt. 誤差. 3.55%. 33.
(45) 4.2 運算放大器 本節設計的運算放大器如圖 4.10 所示，架構上為雙端輸入、雙端輸出、單 級放大，具共模抵抗能力的特性。 電晶體M1、M2將電壓輸入訊號轉換成電流，透過電流鏡M3、M4、M7和M8將 電流訊號傳遞至輸出級，電晶體M5a~M8a與M5、M6提供輸出汲偏壓，並將輸入訊 號所產生的電流反向傳遞至輸出級，使得輸出級具有共模抵抗能力。另一個增加 共模抵抗能力的方法為，調整電晶體Ms的通道長度增加ro,Ms，觀察電晶體MS， MS汲極端電流為M1與M2源極端電流的總合，當輸入共模訊號使電晶體M1與M2 源極端電流增加時，迫使MS汲極端電壓降低以滿足M1與M2增加的電流，由於MS 汲極端電壓下降使得Vsg,M1與Vsg,M2電壓下降，Isource,M1與Isource,M2也隨著降低，同 理當共模訊號使M1與M2源極端電流減少時，MS汲極端電壓將會增加抑制M1與 M2源極端電流發生改變，增加ro,Ms可以使得MS汲極端電壓對於M1與M2源極端電 流改變更敏感，提高共模抵抗的效果。 此外放大器在我們設計之FPAA系統中為系統的輸出級與回授電容連接，因 此需要有足夠的電流推動能力，故將輸出級電晶體M5~M8並聯放大。 圖 4.11 為小訊號增益以及相位模擬圖，圖 4.12 為共模增益模擬圖，我們將 放大器規格整理於表 4.4 中。由圖 4.12 可以看出具有很好的共模增益抑制能力。 表 4. 4 運算放大器規格. 增益. 41.7dB. 3dB 頻率點. 5.27Meg. 相位限度. 53∘. 共模互斥比. 69.5dB. 34.
(46) 圖 4. 10 運算放大器架構. 圖 4. 11 小訊號增益以及相位. 35.
(47) 圖 4. 12 共模增益. 4.3 參考電壓源 參考電源使用在偏壓電路的設計上，提供穩定且不受溫度影響的直流電壓 源，維持整體電路中各個電路系統直流偏壓的工作點位置，因此參考電壓源必須 能克服各種環境參數變動，提供準確與穩定的偏壓值。本節說明兩種不同架構的 參考電壓源電路，4.3.1 小節介紹以全 COMS 電路產生定轉導值式電壓源，為第 一次下線電路之參考電壓源，4.3.2 小節介紹以 BJT 構成的能隙參考電壓，為第 二次下線電路之參考電壓源，其中全 CMOS 之定轉導值式電壓源在晶片製作上 具有較小的面積，而 BJT 構成的能係參考電壓源能提供較穩定的參考電壓。. 4.3.1 固定轉導值式電壓源 (constant-transconductance bias circuit) 本小節介紹的電壓源如圖 4.13 所示，電壓源、製程參數或是溫度改變的情 況下每個電晶體皆能產生固定的轉導值[14]。. 36.
(48) 圖 4. 13 固定轉導值式電壓源原型. 令IDi為Qi之ID電流，首先假設 (W / L)10 = (W / L)11 ，由於 Q10 、 Q11 為電流鏡， 能讓兩邊電路產生相同的電流，因此 I D15 = I D13 。觀察 Q13 、 Q15 以及RB所構成的 迴路，可以得到 VGS 13 = VGS15 + I D15 R B. (4. 11). 將方程式(4.11)兩邊減掉 Vt ，再以 Veffi 取代 VGSi − Vt ，可得 Veff 13 = Veff 15 + I D15 R B. (4. 12). 方程式(4.12)也可以寫成. 2 I D13 = µ n COX (W / L)13. 2 I D15 + I D15 RB µ n COX (W / L)15. (4. 13). 並且因為 I D13 = I D15 ，我們也可以把方程式(4.13)寫成. 2 I D13 = µ n COX (W / L)13. 2 I D13 + I D13 RB µ n COX (W / L)15. 37. (4. 14).
(49) 重新排列後方程式(4.14)可得 2 2 µ n C OX (W / L)13 I D13. ⎡ (W / L)13 ⎢1 − (W / L)15 ⎢⎣. ⎤ ⎥ = RB ⎥⎦. (4. 15). 在方程式(4.15)中， g m13 = 2 µ n C OX (W / L)13 I D13 ，因而可以得到. g m13. ⎡ (W / L)13 ⎤ 2 ⎢1 − ⎥ (W / L)15 ⎦⎥ ⎢ ⎣ = RB. (4. 16). 從方程式(4.16)可知 Q13 的轉導值由電阻 RB 以及 Q13 和 Q15 的 (W / L) 比決定，與電 壓源、製程參數、溫度或是其他大變動的參數無關。不僅只是 g m13 具有穩定的轉 導值，其他電晶體的轉導值也一樣穩定，因為其他的電晶體也處在同一個偏壓網 路上，因此轉導值主要和電晶體之間的 (W / L) 比有關。對於所有 n 型通道的電晶 體. g mi =. (W / L) i I Di × g m13 (W / L)13 I D13. .(4. 17). 對於所以 p 型通道的電晶體. g mi =. µ p (W / L) i I Di × g m13 µ n (W / L)13 I D13. (4. 18). 在上述推導中，我們忽略了許多二階效應，如電晶體輸出電阻和本體效應， 這個方程式會受到本體效應而稍微改變，主要的關係式仍是在於電晶體尺寸的比 例，主要的影響在於電晶體有限輸出電阻，要減少這個效應的影響可以採用疊接 的電流鏡。 圖 4.14 的電路是以圖 4.13 中的電路做為設計基礎，採用疊接式的電流鏡， 以增加電晶體輸出組抗，減少有限輸出電阻二階效應的影響，以及包含啟動電. 38.
(50) 路，避免電路在零電流狀態無法啟動。. 圖 4. 14 固定轉導值式電壓源. n 型通道疊接的電流鏡包含電晶體 Q1 − Q4，以及二極體連接式電晶體 Q5。Q3 和 Q4 的工作行為如同二極體連接式電晶體，Q1 和 Q4 的閘極端偏壓由二極體連接 式電晶體 Q5 提供， Q5 的偏壓電流由偏壓迴路 Q10 和 Q11 取得。 相同的 p 型通道疊接的電流鏡由 Q6 − Q9 組成，Q8 和 Q9 的工作行為如同二極 體連接式電晶體，Q6 和 Q9 閘極端的電壓由二極體連接式電晶體 Q14 提供，Q14 的 偏壓電流由偏壓迴路 Q12 和 Q13 取得。 這個偏壓迴路有一個問題為所有的電晶體有可能會處在一個零電流的狀 態，而且永遠保持穩定，為了確保這個情形不會發生，因此必須加入啟動電路， 而這個啟動電路只有在偏壓迴路為零電流時才會發生影響。當所有的偏壓迴路的 電流為零時， Q17 會被關閉，而 Q18 的工作特性如一個永遠導通的高組抗的電阻， 39.
(51) 因此 Q15 和 Q16 的閘極端電壓會被拉高，這兩個電晶體會注入電流到偏壓迴路 中，將這個電路啟動。一旦這個迴路啟動， Q17 也會跟著啟動，將 Q18 的全部電 流導走，使得 Q15 和 Q16 的閘極端電壓降低，關閉 Q15 和 Q16 ，因此電路啟動後不 再影響偏壓迴路。 圖 4.15 為固定轉導值式電壓源模擬圖，包含兩組設定的偏壓點，一組偏壓 在 3.5V，另一組偏壓在 1V，我們將電壓源規格整理於表 4.5 中。. 表 4. 5 固定轉導值式電壓源規格(Vdd=5V). 模擬溫度範圍. -20~100 ℃. 第一組偏壓值. 3.5V. 第一組偏壓最大變化量. 30mV. 第二組偏壓值. 1V. 第二組偏壓最大變化量. 10mV. 圖 4. 15 固定轉導值式電壓源模擬圖. 4.3.2 能隙參考電壓源 (bandgap reference voltage) 基本原理如圖 4.16 所示，由正溫度係數電壓與負溫度係數電壓將加，以獲 得一個與溫度係數無關的穩定電壓源[15]。. 40.
(52) 圖 4. 16 能隙電壓參考電壓電路示意圖. 能隙參考電壓源核心電路如圖 4.17，理論上誤差放大器有高的電壓增益A， 因此能使VA=VB，假設R2=R3且電晶體M1與M2對稱，因此VDS1,M1=VDS2,M2使得M1與 M2源極電流相同，在Idrain,M1=Idrain,M2的條件下，流過BJT Q1的電流I可以表示為. I=. =. =. VEB 2 − VEB1 R1 VT ln. I I − VT ln N Is Is R1. VT ln N R1. (4. 19). Vref電壓為VEB2加上電流I在R2上的壓降，由方程式(4.19)得到電流I，因此Vref可 以表示為： Vref = V EB 2 + IR2. = VEB 2 + (. R2 )VT ln N R1. (4. 20). 這裡的N代表Q1的並聯數。由方程式(4.20)可以知道參考電壓由正溫度係數VEB2與 負溫度係數VT以及與溫度無關的常數 ( R2 / R1 ) ⋅ ln N 組成。藉由適當的調整電阻. ( R2 / R1 ) 的比值與Q1並聯數N，可以得到受溫度變化影響很小的參考電壓Vref。 41.
(53) 圖 4.18 為完整的固定轉導值式電壓源電路，模擬結果見圖 4.19，模擬三組 製程參數 FF、TT 與 SS，電壓源規格整理於表 4.6 中，表中 FF、TT 與 SS 表示 製程參數。. 表 4. 6 能隙參考電壓電流源規格. 模擬溫度範圍. -40~140 ℃. 偏壓值設定. 1.2V. 電壓變化最大量 FF. 3.4mV. 電壓變化最大量 TT. 4mV. 電壓變化最大量 SS. 2.8mV. 圖 4. 17 能隙電壓參考電壓核心電路. 42.
(54) 圖 4. 18 能隙參考電壓完整電路. 圖 4. 19 電壓對溫度變化模擬結果. 4.4 暫存器 為了實現重複程式化的功能，我們以暫存器當做系統中的記憶電路，負責儲 存控制類比開關的訊號。記憶電路採用正緣觸發的 D 型觸發器 (DFF)，由四個 反向器以及四個傳輸閘組成。如圖 4.20 所示，當 CLK 為 1、 CLK 為 0 時，輸入 信號進入主電路，僕電路保持前一次輸入的信號；當 CLK =1、 CLK =0 變為. CLK =1、 CLK =0 的瞬間，儲存在主電路的訊號傳遞至僕電路。 43.
(55) 圖 4. 20 暫存器示意圖. 圖 4. 21 暫存器電路圖. 44.
(56) 4.5 類比開關 類比開關是由 NMOS 與 PMOS 並聯的傳輸閘組成，並以信號 S 以及反向信 號 S 分別控制 NMOS 與 PMOS 的閘極端電壓。由於我們設計的電路是以雙端訊 號作為傳輸，如圖 4.22 所示，因此需要兩個傳輸閘才能傳遞一組雙端訊號。. 圖 4. 22 雙端類比開關. 此外新增一組傳輸閘，將輸入信號與輸出訊號的正負端交叉相接，如圖 4.23 中S2控制的傳輸閘，功能為將輸入訊號反相傳遞至輸出端。透過兩組控制開關訊 號 S1 、 S 2 可以達到正相傳輸、反相傳輸或截斷訊號。. 圖 4. 23 雙端可反向類比開關. 45.
(57) 當電晶體當作類比開關使用時，它的工作區域為三極體區，以 NMOS 來說， 傳遞的訊號最大值為 VDD − Vtn ，其等效電阻( Ron| N )為 1. Ron| N =. ⎛W ⎞ µ n C OX ⎜ ⎟ (VDD − Vin − Vtn ) ⎝ L ⎠N. (4. 21). 由方程式(4.21)可知， Ron| N 值並非一個定值，會隨著輸入信號 Vin 改變，當 Vin 增 加 Ron| N 也隨著增加，反之當 Vin 減少 Ron| N 也隨著減少。以 PMOS 而言，傳遞訊號 最小值為 Vtp ，其等效電阻( Ron|P )為. Ron|P =. 1 ⎛W ⎞ µ p COX ⎜ ⎟ (Vin − Vtp ) ⎝ L ⎠P. (4. 22). Ron|P 值會隨著輸入信號 Vin 改變，然而當 Vin 增加 Ron 隨著減少，當 Vin 減少 Ron|P 隨. 著增加。我們將 NMOS 與 PMOS 形成的類比開關並聯 Ron| EQ = Ron| N // Ron| P. =. 1 ⎛W ⎞ ⎟ (VDD − Vin − Vtn ) ⎝ L ⎠N. //. µ n C OX ⎜ =. 1 ⎛W ⎞ µ p C OX ⎜ ⎟ (Vin − Vtp ) ⎝ L ⎠P. 1 ⎛W ⎞ ⎛W ⎞ µ n C OX ⎜ ⎟ (VDD − Vin − Vtn ) + µ p C OX ⎜ ⎟ (Vin − Vtp ) ⎝ L ⎠N ⎝ L ⎠P. (4. 23). 整理方程式(4.23) Vin 項得到. Ron|EQ =. 1 ⎡ ⎛W ⎞ ⎤ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ µnCOX ⎜ ⎟ (VDD −Vtn ) + µpCOX ⎜ ⎟ (Vtp ) − ⎢µnCOX ⎜ ⎟ − µpCOX ⎜ ⎟ ⎥Vin ⎝ L ⎠P ⎦ ⎝ L ⎠N ⎝ L ⎠P ⎝ L ⎠N ⎣. 調整 NMOS 與 PMOS 傳輸閘的. (4. 24). W 比例，使得 L. ⎛W ⎞ ⎛W ⎞ ⎟ = µ p COX ⎜ ⎟ ⎝ L ⎠P ⎝ L ⎠N. µ n COX ⎜. 46. (4. 25).
(58) 將方程式(4.25)帶入(4.24)中，等效電阻可化減為 Ron| EQ =. 1 ⎛W ⎞ µ n C OX ⎜ ⎟ (V DD − Vtn − Vtp ) ⎝ L ⎠N. (4. 26). 可將等效電阻變為一個不受 Vin 影響的常數值，獲得較穩定的開關電阻。. 1.5µ 4.5µ ⎛W ⎞ ⎛W ⎞ 、⎜ ⎟ = 。傳輸閘兩端 我們設計的傳輸閘電晶體尺寸 ⎜ ⎟ = ⎝ L ⎠ N 0.5µ ⎝ L ⎠ P 0.5µ 在直流偏壓點為 2.5V，VDD 為 5V 的條件下，模擬結果如圖 4.24。由模擬結果 可得知開關電阻值約為 3KΩ，且會隨著小訊號擺動而改變。為了不影響訊號傳 輸，我們改善的方法為將 NMOS 與 PMOS 並聯數倍，使電阻值縮小，在我們的 設計上為並聯 10 倍，開關電阻因此降低為 0.3KΩ，擺動值縮小至 0.06KΩ。. 圖 4. 24 以 ⎛⎜ W ⎞⎟ = 1.5µ ⎛⎜ W ⎞⎟ = 4.5µ 模擬開關電阻 ⎝ L ⎠ N 0.5µ ⎝ L ⎠ P 0.5µ. 47.
(59) 圖 4. 25 開關電阻並聯 10 組. 4.6 電容 在 FPAA 電路設計系統上需要線性的電容陣列，因此必須適當的排列電容位 置，減少製程飄移影響以及繞線產生的寄生電容。以設計 4bits 的電容陣列來說(如 圖 4.26)，需要 15 個相同單位電容，單位電容必須具遠大於由基板和互連導線所 產生的寄生電容[16]。. 圖 4. 26 電容陣列示意圖. 48.
(60) 在佈局排列上，如圖 4.27 所示，包含編號 1、2、4、8 四組電容，以及一個作為 匹配用的電容(編號 E)，編號相同的電容對稱分部於電容陣列的對角線且相互緊 鄰著，可減少連接時繞線上產生的寄生電容以及寄生電阻。. 圖 4. 27 電容陣列佈局配置圖. 49.
(61) 第五章 可程式化電路系統 設計的可程式化電路所能實現的功能包含積分器、一階濾波器以及二階濾波 器，這些電路皆使用轉導器與運算放大器組成，藉由特定合成的法則，可將相同 的元件重複規劃為不同的系統電路。. 5.1 積分器 本篇論文中實現濾波器時，如一階、二階濾波器或更高階的濾波器，皆會使 用到積分器作為合成的元件。積分器的架構如圖 5.1 所示，為雙端輸入、雙端輸 出，數學式可表示為. Vo G m = Vi sC. (5. 1). 其中 Vo = Vo1 − Vo 2 、 Vi = Vin1 − Vin 2 ， G m 為轉導器之差動轉導值。. 圖 5. 1 積分器. 在積分器電路中，採用 4.1.2 小節提出的轉導器與 4.2 節的運算放大器作為 電路元件進行模擬。積分器輸入訊號為偏壓在 3 V，振幅為 0.2 V 的差動入方波， 積分電容為 15pF。圖 5.2 為積分器模擬波形，由於轉導器兩端輸出電流不相等， 因此在運算放大器輸入端產生非線性效應，造成積分波形略帶彎曲，利用轉導器 50.
(62) 差動輸出電流為定值的特性，將雙端輸出電壓相減可獲得相當線性的差動輸出訊 號，如圖 5.3 所示。. 圖 5. 2 積分器雙端輸出端電壓. 圖 5. 3 積分器差動輸出結果. 5.2 一階濾波器 一階濾波器架構如圖 5.4 所示，由 5.1 節的積分器加上一個轉導放大器以及 一組回授電容所組成。轉移函式推導過程如下 假設 Vi = Vin1 − Vin 2 Vo = Vo1 − Vo 2 51.
(63) 在圖 5.4 可知. I1 =. Vi sC x. (5. 2). I 2 = Gm1 ⋅ Vi. (5. 3). I 3 = G m 2 ⋅ Vo. (5. 4). Vo為電流I1、I2和I3流過電容Ca產生的壓降 Vo = ( I 1 + I 2 − I 3 ). 1 sC a. (5. 5). 電流I1、I2和I3由方程式(5.2)(5.3)(5.4)得到，代入方程式(5.5)整理後可得. Vo = Vi. s(. Cx G ) + ( m1 ) Ca Ca G s + ( m2 ) Ca. (5. 6). 由方程式(5.6)可知各係數的值是可以調整的，各係數調整的範圍、電路面積大小 以及線性度的考量為 FPAA 設計重點，必須配合應用的領域，設計最合適的可程 式化類比陣列。. 圖 5. 4 一階濾波器. 52.
(64) 一階低通濾波器在電路實現上可以省略電容Cx，如圖 5.5，轉移函數可簡化為方 程式(5.7). Gm1 Ca Vo = G Vi s + ( m2 ) Ca. (5. 7). 圖 5. 5 一階低通濾波器. 在圖 5.5 一階低通濾波器中，採用 4.1.2 小節提出的轉導器與 4.2 節的運算放大器 作為電路元件以及分別以回授電容 2Ca=5P、15P和 45P進行模擬，一階低通濾波 器模擬波形如圖 5.6，縱軸為Vo/Vi單位(dB)，橫軸為頻率單位(log)(HERTZ)，由 模擬結果可知，可藉由改變回授電容調整濾波器頻寬範圍。. 圖 5. 6 一階低通濾波器模擬波形 53.
(65) 5.3 二階濾波器 二階濾波器可以簡單的看成是由兩個一階濾波器再加上一個轉導放大器組 合而成，如圖 5.7 所示。轉移函式推導過程如下 從Gm1、Gm4可得知電流. I 1= Gm1Vo. (5. 8). I 4 = Vi Gm 4. (5. 9). 流過電容Ca的小訊號電流為I1與I4總合，由方程式(5.8)(5.9)可得到. I ca = Vi Gm 4 − Gm1Vo. (5. 10). 在OP1 輸出正端(N1)以及負端(N2)可得到小訊號電壓. N1 =. Vi Gm 4 − Vo G1 2sC a. N2 = −. Vi Gm 4 − Vo Gm1 2sC a. (5. 11). (5. 12). OP1 的輸出電壓為Gm2的輸入電壓，可得Gm2的輸出電流. I2 =. Gm 2 (Vi Gm 4 − Vo Gm1 ) sC a. (5. 13). 從Gm3、Gm5以及Cx可得知電流. I 3 = Gm 3Vo. (5. 14) +. I 5 ' = Vi Gm 5 + Vi s 2C X −. I 5 ' ' = Vi Gm 5 + (−Vi ) s 2C X I2、I3、I5最後過電容Cb，產生的壓降值為Vo. Vo = −. Vo Gm3 Vi Gm5 + Vi sC x Gm 2 (Vi Gm 4 − Vo Gm1 ) + + sCb sC b s 2 C a Cb 54. (5. 15). (5. 16).
(66) (1 +. Gm 3 Gm 2 Gm1 C G G G + 2 )Vo = ( x + m5 + 2m 2 m 4 )Vi sCb s C a Cb Cb sCb s C a Cb. (5. 17). 整理方程式(5.17)，可得到轉移函數. Vo = Vi. Cx G G G ) + s( m5 ) + ( m 2 m 4 ) Ca Cb C a Cb G G G s 2 + s ( m 3 ) + ( m1 m 2 ) Cb C a Cb. s2 (. 圖 5. 7 二階濾波器. 55. (5. 18).
(67) 圖 5. 8 二階濾波器轉移函數分析. 欲構成低通濾波器在電路上可以省略轉導器Gm5及電容Cx，如圖 5.9，轉移函數可 簡化為. Gm 2 Gm 4 Vo C a Cb = G G G Vi s 2 + s( m3 ) + ( m1 m 2 ) Cb C a Cb. 56. (5. 19).
(68) 圖 5. 9 二階低通濾波器. 圖 5.9 之二階低通濾波器中，採用 4.1.2 小節提出的轉導器與 4.2 節的運算放大器 作為電路元件以及回授電容 2Ca=5pF,2Cb=5pF、2Ca=15pF,2Cb=15pF與 2Ca=45pF,. 2Cb=45pF進行模擬，圖 5.10 為二階低通濾波器模擬波形，縱軸為Vo/Vi單位(dB)， 橫軸為頻率單位(log)(HERTZ)， 由模擬結果可知，可藉由改變回授電容調整濾 波器頻寬範圍。。. 圖 5. 10 二階低通濾波器模擬波形. 57.
(69) 5.4 整體規劃 FPAA 目前的規劃主要是以兩組 CAB(一組 CAB 包含兩組轉導放大器以及一 組運算放大器)、四個 I/O、一組暫存器以及開關網路組成，透過內部開關切換， 能實現積分器和一階濾波器，架構如圖 5.11 所示。. 圖 5. 11 FPAA 整體規劃. 詳細的電路圖第四章以做過介紹，在這節中著重於控制開關的切換，產生不 同的轉移函數。如圖 5.12 所示，符號 ”○”代表類比開關，以下以S1~S7表示，S4 為CAB1中的開關，負責積分器與一階濾波器功能的轉換，同樣的S5為CAB2中負 責積分器與一階濾波器功能的轉換，S1~S3為連接兩組CAB的控制開關，使兩組. CAB構成二階濾波器，各功能對應的開關以及輸入輸出腳位如表 5.1. 58.
(70) 圖 5. 12 FPAA 整體電路架構. 59.
(71) 表 5. 1 FPAA 規劃函數切換功能 功能. 開關. S1. S2. S3. S4. S5. S6. 積分器(使用CAB1). off. off. off. off. off. D(註 1). 積分器(使用CAB2). off. off. off. off. off. ON. 一接濾波器(使用CAB1). off. off. off. ON. ON. D(註 1). 一接濾波器(使用CAB2). off. off. off. ON. ON. ON. 二階濾波器. ON. ON. ON. off. ON. off. (a)開關配置 功能. IO. 積分器(使用CAB1). Vina. Vinb. input input input. output output. 一接濾波器(使用CAB2) 二階濾波器. Voutb. output. 積分器(使用CAB2) 一接濾波器(使用CAB1). Vouta. output(註 2). input. output. input. output(註 2). (b) I/O 腳位 註 1： D 為 Don’t care，表示可 ON 或 off。 註 2：在二階濾波器的情況下，內部互聯網的架構為 Vina 與 Voutb 互相連接。. 60.
(72) 第六章 晶片設計與量測 本章介紹晶片電路的佈局以及量測，晶片電路主要包含轉導放大器、積分 器、一階低通濾波器以及程式化電路。電路的原理與操作方式在第四章已作詳細 的說明。6.1 節與 6.2 節分別介紹第一次下線晶片電路與佈局與電路測試結果，. 6.3 節介紹第二次下線晶片電路與佈局。. 6.1 第一次下線晶片之電路與佈局圖 第一次下線的電路包含有離散電路結構的參考電壓源電路、運算放大器與轉 導放大器，可單獨測試元件特性，以及包含積分器與一階低通濾波器電路，晶片 以 TSMC035 2P4M 的製程完成製作。. 6.1.1 參考電壓源電路 選擇 4.3.1 小節的固定轉導值式電壓源，規格如表 6.1，電路如圖 6.1、佈局 圖如圖 6.2。. 表 6. 1 第一次下線之參考電壓源規格. 模擬溫度範圍. -20~100 ℃. 第一組偏壓值(Vbais-p). 3.5V. 第一組偏壓最大誤差. 0.03V. 第二組偏壓值(Vbais-n). 1V. 第二組偏壓最大誤差. 0.01V. 61.
(73) 圖 6. 1 第一次下線之固定轉導值式電壓源電路架構. 圖 6. 2 第一次下線之固定轉導值式電壓源電路佈局圖. 62.
數據
![圖 3. 7 共模回授電路 3.3.2 三級管區式轉導放大器(第二類) 如圖 3.8 所示的三級管區式轉導放大器[13]，包含了一個以工作在三極管區 M 1 的電晶體為輸入的轉導器，以及一個可調整的直流調節電路。 在轉導器核心中，如圖 3.8(a)，電晶體M 1 、M 2 以及電流源CS 0 組成一個疊接 的放大器，這個放大器的輸出信號透過電晶體M 3 回授到M 1 的汲極端，這使得M 1 汲極端的電壓，也就是V ds,M1 ，維持在一個定值，這個定值由M 2 的閘極端電壓(V ctr ) 決定。疊](https://thumb-ap.123doks.com/thumbv2/9libinfo/8136818.166466/32.892.160.736.110.484/器以及一個可調整直流調節電路在轉導器心中如圖M端的電壓決定疊.webp)
+7
![圖 4. 25 開關電阻並聯 10 組 4.6 電容 在 FPAA 電路設計系統上需要線性的電容陣列，因此必須適當的排列電容位 置，減少製程飄移影響以及繞線產生的寄生電容。以設計 4bits 的電容陣列來說(如 圖 4.26)，需要 15 個相同單位電容，單位電容必須具遠大於由基板和互連導線所 產生的寄生電容[16]。 圖 4](https://thumb-ap.123doks.com/thumbv2/9libinfo/8136818.166466/59.892.140.726.126.369/系統上電容置減少製程飄移影響以及繞線產生寄生電容以設遠大於由.webp)
Outline
相關文件
“ Numerical studies of hyperbolic IBVP with high-order finite difference operators satisfying a summation by parts rule.”.. “High-order finite difference methods,
(A)Universal Serial Bus(USB)(B)High Definition Multimedia Interface(HDMI) (C)Video Graphics Array(VGA)(D)Integrated Drive
(三)使用 Visual Studio 之 C# 程式語言（.Net framework 架構）、Visual Studio Code 之 JavaScript 程式語言（JavaScript framework 架構） ，搭配 MS
FPGA –現場可規劃邏輯陣列 (field- programmable
FPGA –現場可規劃邏輯陣列 (field- programmable
FPGA –現場可規劃邏輯陣列 (field- programmable
FPGA –現場可規劃邏輯陣列 (field- programmable
FPGA –現場可規劃邏輯陣列 (field- programmable
