本文針對高頻覆晶構裝來分析殘留應力與晶片工作之熱應力，在 不同設計參數下經數值模擬以探討其應力與位移的變化情形，詳細的 研究結果在前章已有討論與敘述，在此總結歸納以下結論：
1、 在高頻覆晶構裝體中，金線的選用若以固力之應力與位移量 來說其厚度越薄越佳，但就熱傳的角度來看，金線厚度越厚，
將可提高構裝體的熱傳效果。
2、 傳輸訊號的凸塊材質以金和銅來比較，由於機械與熱傳性質 上的差異，銅凸塊比金凸塊更可以有效降低其本身的殘留應 力與晶片工作後的最終熱應力。
3、 銅凸塊在直經與高度設計的採用上，若是僅考量凸塊最大應 力值，在此建議選用較矮胖型的凸塊形狀，即直徑尺寸大於 高度尺寸。
4、 對於基板材料若以金線部分的應力大小為考量，可以選用 AlN 為材料，且金線與凸塊部分將不會產生較大之位移變化 量，亦即可避免翹曲現象發生。
5-2 未來展望
在本文中進行數值模擬的模型僅考慮一般覆晶構裝體較基本之 設計元件，然而現在的覆晶構裝為了強調有效降低其溫度以及所產生 的熱應力，都做了很多改良；例如在晶片上方加設散熱裝置或者基板 內部設計熱通道(Thermal Vias)來降低晶片的工作溫度；此外使用新型 的同軸式(Co-axial)覆晶構裝得以在晶片與基板中間加入填膠並降低 熱應力大小，但是往往在針對散熱效果所附加的設計將增加應力發 生，而為了加入填膠卻又使晶片溫度升高，如何在這中間取得平衡 點，未來皆可以本文的分析方式來探討構裝體中殘留應力與熱應力的 行為。此外對於現在多晶片模組(Multi-Chip Module；MCM)而言，構 裝體在 PCB 板上的排列方式勢必將造成更大的散熱與熱應力問題，
這些種種的問題在未來都是很值得去做探討。
參考文獻
[1] L. T. Yeh, “Review of Heat Transfer Technologies in Electronic Equipment”, Journal of Electronic Packaging, Vol.117, p.333-339, 1995
[2] C. Chapman, “The Basic of Package/Device Cooling”, Electronic Packaging and Production, McGraw-Hill, p.57-60, 1998
[3] R. Tummala, “Fundamentals of Microsystems Packaging”, McGraw-Hill, 2002
[4] 鍾文仁, “IC 封裝製程與 CAE 應用”, 全華出版社, 2003
[5] S. Y. Teng, and T. Y. Lee, “ Thermal Evaluation-Driven Short-Cycle Re-Design ＂ , IEEE-Electronic Components and Technology Conference, pp.289-295, Motorola, Inc. 1997.
[6] F. Christiaens, and E. Beyne, “Transient Thermal Modeling and Characterization of a Hybrid Component ＂ , IEEE Electronic Packaging Technology Conference, p.154-164, 1996
[7] J. H. Lau., “Ball Grid Array Technology”, McGraw-Hill, PP.1-636, 1995
[8] M. Amagai, “Chip Scale Package (CSP) Solder Joint Reliability and Modeling”, Microelectronics and Reliability, Vol.39, p.463-477, 1999
[9] J. W. Winslow, “Some Observations of Solder Joint Failure under Tensile-Compressive Stress”, Adv Electron Packaging, p.1019, 1993
Fatigue Life Prediction of Ceramic BGA Solder Joint”, Journal of Finite Element in Analysis and Design, p.31-45, 1998
[11] Taekoo Lee, Jinhyuk Lee and Ilguy Jung, “Finite Element Analysis for Solder Ball Failures in Chip Scale Package”, Microelectronics and Reliability, Vol.38, p.1941-1947, 1998
[12] M. Bougataya, A. Lakhsasi, Y. Savaria and D. Massicotte, “Stress and Distortion Behavior for VLSI Steady State Thermal Analysis”, Electrical and Computer Engineering-IEEE CCECE 2003, Vol.1, p.111-116, 2003
[13] Guotao Wang, Jie-Hua Zhao, Min Ding and Paul S. Ho, “Thermal Deformation Analysis on Flip-Chip Packages Using High Resolution Moire Interferometry”, Thermal and Thermomechanical Phenomena in Electronic Systems, p.869- 875, 2002
[14] J. H. Lau, and D. W. Rice, “Thermal Fatigue Life Prediction of Flip Chip Solder Joints by Fracture Mechanics Method＂, Advances In Electronic Packaging ASEM, p.385-392, 1992
[15] T. H. Ho, J. Y. Lee, R. S. Lee and A. W. Lin, “Linear Finite Element Stress Simulation of Solder Joints on 255 I/O Plastic BGA IC Package Under Thermal Cycling＂, Electronic Components and Technology Conference, Proceeding, p.930-936, 1995
[16] Frank M. White, “VISCOUS FLUID FLOW”, McGraw-Hill, p.84, 1991
[17] James M. Gere, “Mechanics of Materials”, Brooks/Cole, p.145-150,
2001
[18] 徐梓青, “FC-BGA 構裝體的數值分析與最佳化研究”, 國立成功 大學碩士論文, 2004
[19] ANSYS Analysis System User Guide Documentation, Version 9.0, 2004
[20] 林基正, “微電子元件封裝可靠度暨散熱特性之社計分析與驗證”, 國立清華大學博士論文, 2002
[21] J. Beleran and A. Turiano, “Tail Pull Strength of Cu Wire on Gold and Silver-plated Bounding Leads＂, Semicon Singapore 2005
表附錄
表2-1 模型幾何尺寸表
範圍 備註
Cabinet
( mμ ) 13700*13000*18000 Dry Air 晶片體積
( mμ ) 600*500*100 GaAs 基板體積
( mμ ) 1600*2200*250 AlN,Al2O3 線路厚度
( mμ ) 2,4,8 Au
凸塊半徑
( mμ ) 15,25,35 Au ,Cu 凸塊高度
( mμ ) 50,100 Au ,Cu
PCB 板體積
( mμ ) 5500*5500*350 AlN 錫球半徑、高度
( mμ ) 250,500 PbSn
熱源
( mμ ) 222*43 Total 0.04W 流體型態 自然對流
表2-2 線性材料性質表
表4-1 Au 凸塊模擬案例表
基板材質 凸塊材質 凸塊高度 凸塊半徑 金線厚度 編號
2μm A 4μm B AlN Au 50μm 25μm
8μm C
基板材質 凸塊材質 凸塊高度 金線厚度 凸塊半徑 編號
15μm D 25μm C AlN Au 50μm 8μm
35μm E 15μm F 25μm G AlN Au 100μm 8μm
35μm H
表 4-2 Cu 凸塊模擬案例表
基板材質 金線厚度 凸塊材質 凸塊高度 凸塊半徑 編號
15μm I 25μm J 50μm
35μm K 15μm L 25μm M AlN 8μm Cu
100μm
35μm N
基板材質 金線厚度 凸塊材質 凸塊高度 凸塊半徑 編號
15μm O 25μm P 50μm
35μm Q 15μm R 25μm S
3 2O
Al
8μm Cu
100μm
35μm T
表4-3 凸塊最大等效應力與最大位移量結果表
A 261.642 0.538379 251.418 0.302335 B 275.556 0.560891 270.007 0.327686 C 273.969 0.607927 268.492 0.370332 D 262.166 0.602488 277.389 0.362268 E 266.933 0.615634 276.905 0.380229 F 265.893 0.775112 264.379 0.48842 G 264.473 0.767065 247.135 0.477049 H 262.902 0.758244 233.168 0.462913 I 252.016 0.594227 250.131 0.357139 J 260.325 0.594729 256.661 0.362281 K 258.761 0.600911 247.524 0.370771 L 266.988 0.747017 255.625 0.45597 M 246.88 0.751738 248.968 0.466272
N 245.817 0.756843 247.298 0.475584 O 243.143 0.719018 249.567 0.349001 P 253.604 0.734049 256.409 0.37047 Q 241.323 0.752524 242.366 0.392703 R 250.065 0.870291 221.079 0.423903 S 243.299 0.884042 245.476 0.443939 T 244.275 0.899752 248.107 0.463508
表4-4 金線最大等效應力與最大位移量結果表
A 257.177 0.640597 268.075 0.423774 B 250.546 0.709276 272.883 0.467504 C 265.795 0.833028 265.649 0.566034 D 279.772 0.863078 282.124 0.581903 E 263.656 0.808611 259.498 0.551782 F 284.721 0.970541 263.874 0.662663 G 282.265 0.992285 259.582 0.674841 H 271.221 1.009 262.302 0.679082
I 279.573 0.855697 281.925 0.577262 J 265.518 0.819021 265.692 0.557405 K 263.865 0.792349 259.507 0.54097 L 270.62 0.998339 261.608 0.672911 M 269.819 0.977654 268.541 0.664267
N 274.267 0.951316 263.159 0.648688 O 288.888 0.966653 279.25 0.725873 P 279.731 0.95552 281.908 0.725844 Q 279.381 0.948845 282.157 0.726267 R 275.241 1.112 285.158 0.72517 S 277.914 1.103 282.296 0.725818 T 280.63 1.093 281.601 0.726257
表4-5 晶片工作下熱分析結果表
A 58.8802 0.0393047 B 58.1023 0.0393675 C 57.6111 0.0394004 D 58.9708 0.039038 E 57.1638 0.0395202 F 60.4010 0.0389231 G 58.1275 0.0393506 H 57.4260 0.0394854
I 58.6869 0.0391139 J 57.5058 0.0394278 K 57.1093 0.0395338 L 59.8372 0.0390289 M 57.9195 0.0393893
N 57.3182 0.0395049 O 59.8335 0.0389614 P 58.6038 0.0392903 Q 58.1620 0.0394097 R 60.9510 0.0389015 S 58.9913 0.0392695 T 58.3403 0.0393943
圖附錄
圖1-1 IC 元件在封裝型態上的發展與演進[3]
Temperature Humidity 55%
19%
Dust 6%
Vibration 20%
圖1-3 高電子遷移率電晶體覆晶封裝圖 (a)金線凸塊俯視圖 (b)金線實體圖
(c)構裝體側視圖
(d)構裝體實體圖
圖 2-1 二分之ㄧ模型幾何圖
0 200 400 600
Time(s)
0 25 50 75 150 175 200 225
Tempature
圖2-3 覆晶構中散熱量分布率圖[18]
圖 2-4 邊界條件設定圖
圖2-5 ICEPAK 模擬模型圖
圖 2-6 單一元素之應力、剪應力向量圖[19]
(a)等向強化準則
(b)隨動強化準則
圖2-7 材料之降伏準則[20]
圖2-8 塑性材料之雙線性應力應變圖[21]
圖 3-1 模擬流程圖 CFD 晶片工作溫度分 ICEPAK
建構實體模型
給定材料性質
建構網格
給定負載及 邊界條件
計算求解
結果檔案分析
給定負載及 邊界條件
計算最終應力
結果檔案分析 ANSYS 殘留應力與最
終應力分析 建構實體模型
給定材料性質
建構網格
給定負載及 邊界條件
計算降溫之暫態溫度
轉換分析元素
計算殘留應力
給定負載及 邊界條件
圖 3-2 20 節點之 Solid 元素[19]
圖3-3 模型整體與細部劃分之網格
圖3-4 金線與凸塊殘留應力分析結果圖(案例 G)
圖3-5 晶片作用下之構裝體溫度分布圖(案例 G) (c)金線最大位移量圖 (d)凸塊最大位移量圖
(a) ICEPAK 穩態溫度 (b) ANSYS 穩態溫度圖 (a)金線最大應力圖 (b)凸塊最大應力圖
圖3-6 金線與凸塊最終應力分析結果圖(案例 G)
圖4-1 案例 A,B,C 之最大應力值結果圖
(a)金線最大應力圖 (b)凸塊最大應力圖
(c)金線最大位移量圖 (d)凸塊最大位移量圖
235 240 245 250 255 260 265 270 275 280
2 4 8
Wire Thickness (µm)
Max Stress (MPa)
Bump B.W Bump A.W Wire B.W Wire A.W
(a)金線厚度為 2μm(案例 A)
(b)金線厚度為 4μm(案例 B)
(c)金線厚度為 8μm(案例 C)
圖4-2 不同金線厚度其溫度梯度分布圖
圖4-3 案例 A,B,C 之最大位移量結果圖
Wire Thickness (µm)
Max Displacement (µm)
Bump B.W
Bump Radius (µm)
Max Stress (MPa)
Bump B.W
Bump Radius (µm)
Max Displacement (µm)
Bump B.W Bump A.W Wire B.W Wire A.W
圖4-6 案例 F,G,H 之最大應力值結果圖
Max Stress(MPa) Bump B.W
Bump A.W
圖4-9 C~H 等六案例下之最大位移量結果圖
Bump Radius (µm)
Max Stress (MPa)
Bump B.W
Bump Radius (µm)
Max Displacement (µm)
Bump B.W
245
Bump Radius (µm)
Max Stress (MPa)
Bump B.W
Bump Radius (µm)
Max Displacement (µm)
Bump B.W
圖4-15 I~N 等六案例之最大位移量比較圖
圖4-18 案例 O,P,Q 之最大應力值結果圖
Bump Radius (μm)
Max Stress (MPa)
Bump B.W
Bump Radius (μm)
Max Displacement (μm
Bump B.W Bump A.W Wire B.W Wire A.W
案 例
AlN 基板 案 例
3 2O
Al 基板
I L
J M
K N
圖4-20 凸塊高度 50μm，改變凸塊半徑與基板材料之溫度梯 度比較圖
Bump Radius (µm)
Max Stress (MPa)
Bump B.W
Bump Radius (µm)
Max Displacement (µm)
Bump B.W Bump A.W Wire B.W Wire A.W
案 例
AlN 基板 案 例
3 2O
Al 基板
O R
P S
Q T
圖4-23 凸塊高度 100μm，改變凸塊半徑與基板材料之溫度 梯度比較圖