近十餘年來，學術界專注於奈米科學的研究。主要的原因就是當 材料被縮小至奈米尺度時，其所展現出與塊材截然不同的特殊性質。
其中，特別是低維度的奈米材料吸引了最多的注意。在零維的奈米粒 子（nano particles）或量子點（quantum dots）在催化觸媒方面展現極 高的成就時[1,2]，一維的奈米柱（nanorods）[3]、奈米線（nanowires）
[4,5]
、奈米管（nanotubes）[4,6]、奈米帶（nanobelts）[7]等等愈來愈多樣 性的材料，也在各方面發展出實際應用的潛能。
的，特別是擁有極高長寬比的矽奈米線（silicon nanowires）[14]。目前 製備矽奈米線最主要都是透過 1960 年代由 Wagner 提出的固－液－氣 相法（vapor-liquid-solid method, VLS）[15,16]。氣態的矽擴散進入由矽 和金屬催化物的合金液滴，當矽的濃度過飽和時，就會從液滴析出，
當氣態矽持續加入反應，固態的矽也就不斷地在液－固界面間成長，
而矽奈米線的直徑，即取決於合金液滴的大小。從此之後，許多基於 此生長機構的方法都被發展出來。包括化學氣相沈積（chemical vapor deposition, CVD）[17]、熱揮發（thermal evaporation）[18]、雷射剝離（laser ablation）[19]等等。但是，高溫、高能量、高真空、複雜的製程、昂 貴的設備、嚴苛的條件、危險的起始物、緩慢的生長速度、不易量產，
是這些方法的共同缺點。過高的成本及技術門檻，使得這些技術只有 少數先進的實驗室能夠掌握。
另一方面，為了能夠更方便對矽奈米線做檢測，或進一步應用於 元件之中，矽奈米線的排列方向性也很重要。因此，許多研究開始針 對發展出製備矽奈米線陣列（silicon nanowire arrays）的方法。其中，
最主要的是固－液－氣相磊晶法（vapor-liquid-solid epitaxy technique,
VLSE）[20]，或以陽極處理氧化鋁（anodic aluminum oxide, AAO）[21]
之類的奈米通道模版輔助。但是這樣的製程，除了有固－液－氣相法 的缺點之外，對於模板、基材、以及催化物，都有更高的要求。
最近幾年發展出的無電金屬沈積法（electroless metal deposition, 面積矽奈米線陣列的方法[25-29]。將矽晶片（silicon wafer）浸入硝酸銀
（silver nitrate）與氫氟酸（hydrofluoric acid）的水溶液，再將此系統 置入高壓彈體中，加熱至 50℃反應，即可以在矽晶片表面蝕刻出大 面積矽奈米線陣列。此法不需要外加模板，僅透過在矽基材表面自發 的電化學氧化還原反應即可完成。可說是一舉克服了以固－液－氣相 磊晶法製備矽奈米線陣列的所有缺點。從另一方面來說，此法利用矽 晶片為起始物做由大而小的反應（top-down reaction），也遠比固－液
－氣相磊晶法的由小而大反應（bottom-up reaction）更容易得到高純 度和高結晶性的產物。
然而，這種新的方法也不是全無缺點，本篇論文即基於此一方 法，對其做進一步的調整與改良。主要分為三個部份。
第一部份，嘗試在更加溫和的條件下進行反應，以解決將反應系
統加溫加壓所可能造成的危險。在這一部份中，嘗試不使用高壓彈
層金屬的奈米顆粒修飾。雖然矽有良好的半導體性質，但是長久置於 大氣之下，表面極易產生一層無結晶性的氧化絕緣層，將大幅影響矽 在電性方面的表現。此一情形在奈米尺度的矽線上更為嚴重，因此希 望能以一層金屬保護。此反應亦透過無電金屬沈積法進行，僅利用不 同金屬離子在沈積時的性質不同，對矽線表面進行修飾。同時又保有 無電金屬沈積法簡單、低成本等優點。在應用方面，最直接的就是發 展成半導體或其他電性元件，如蕭基二極體（Schottky-barrier diodes）
[30]。此外，矽奈米線陣列的表面積極大，在其表面所修飾的金屬奈米 粒子，很有潛力發展成為觸媒，且其安定性將比溶液態時更好，也更 容易達成異相催化（heterogeneous catalysis）[31]的理想。或者，以其 高長寬比，容易吸附物質的特性，發展成為偵檢器[32]。在這一部份中，
嘗試在矽奈米線陣列的表面修飾上銅或鉑的金屬奈米粒子。