1
第一章 緒論
1.1 研究背景與動機
棘波序列 (Spike Train) 為一連串由神經元細胞所發出的動作電位 (Action Potential) 訊號。棘波偵測一般透過植入體內的微電極探針或體外的有線裝置來 偵測訊號，偵測到的訊號為探針周圍神經元細胞所發出的訊號總和，而棘波排 序 (sipke sorting )這項技術的目的就是希望於探針所偵測到的混合訊號中將來自 不同神經元細胞所發出的訊號給加以區分出來。由於體內雜訊與周遭神經元細 胞所發出的訊號干擾，使得棘波分類被視為一項困難的工作。棘波排序通常包 含棘波偵測、特徵擷取與棘波分類三個部分。棘波偵測為棘波排序的第一步，
目的是將棘波訊號從有雜訊的環境下截取出來。有線裝置所獲取的訊號通常會 受眾多外界的雜訊所干擾，因此在大量雜訊干擾的環境下成功的將棘波偵測出 來能有效的提高後續之特徵擷取及棘波分類準確率。
第一章 緒論
2
1.2 研究目的與方法
許多針對棘波偵測提出的法則皆有很好的效果，其中有以計算能量的方法來 進行偵測，nonlinear energy operator (NEO) [3] 即是當中的一種，演算法之核心為 計算棘波序列中各點的平方與相鄰此點左右兩點乘積之能量差，此種法則的運算 複雜度低，且實現於硬體上的 area cost 亦很小。而計算能量的方法也可以應用於 小波域 (wavelet domain) 的棘波偵測 [4]。但是當雜訊逐漸增大時，我們很難選擇 一個有效的閥值來對不同雜訊環境下的訊號進行偵測，因此偵測效能會隨著雜訊 增大而急速惡化。另一種方法是先利用特定的棘波產生一組模板(template)，根據 此模板與棘波序列做摺積後的值來進行偵測，此法則稱為 matched filter [5]。此 方法缺點是計算複雜度較高，無法以軟體實現此法則來達到即時 (real time) 棘 波偵測。此外，當雜訊逐漸增大時也難以選擇一準確的閥值進行偵測，導致偵測 效能會隨著雜訊增大而下降。
目前一些論文也已經提出針對棘波偵測法則硬體化的架構 [6]，目的在於 提高法則於即時棘波偵測的效率，其中一種為實現 NEO 法則的架構，因為 NEO 於硬體實現非常容易且體積非常小，所以適合用來植入人體進行即時偵 測，但是該架構在雜訊很高的環境下效果卻不理想。另外，當處理的資料量非 常大的時候，硬體化的設計也可以有效的應用於離線 (offline) 棘波偵測上[8]。
因此我們需要在硬體上發展出一套更有效率的棘波偵測演算法，將其應用於非 植入式離線棘波偵測上。
第一章 緒論
3
本論文的目的是提出一個應用在有雜訊的環境下進行即時棘波偵測之新型 VLSI 架構。此架構是基於 nomalized correlator 的設計，用以提升偵測效能。
在計算正規化關聯值 (correlation) 之前，我們會先將棘波序列中的區段
(segment)做單位化 (nomalized) 的計算，這樣做可以讓我們計算出來的正規化 關聯值不受棘波序列訊號的大小及雜訊大小的干擾，皆在一個範圍值內。這樣 一來，即使我們在 SNR 變低的環境下，也可以很容易選擇一個閥值(threshold) 有效的進行棘波偵測。
我們所提出的電路架構主要分為四個單元：濾波器單元 (filter unit)，區段 能量計算單元 (block energy computation unit)，關聯值計算單元(correlator unit) 以及閥值偵測單元 (thresholding unit)，為了提高電路的throughput，所有單元皆 為管線化的設計。濾波器單元是由一個Butterworth濾波器所組成，主要功能為 去除棘波序列之低頻直流成分和高頻能量，因此能夠在計算正規化關聯值以及 偵測之前有效的去除雜訊的干擾。區段能量計算單元目的在於循序對棘波序列 中的區段做單位化的計算，接著關聯值計算單元根據單位化後的區段計算出該 區段的正規化關聯值，最後閥值偵測單元依據該正規化關聯值來判斷當時是否 有偵測到棘波。
我們可以經由簡化本論文提出的電路架構來設計出一可植入式的棘波偵測 電路，即只保留block energy computation unit 及 thresholding unit。這種簡化後
第一章 緒論
4
的架構我們稱為 incoherent 能量檢測器，它可執行 generalized likelihood ratio
test (GLRT) [7] 的動作來進行偵測，此種利用計算能量來進行偵測的電路擁有 更低的功率消耗及 area cost，同時可提高偵測時的 throughput。
我們將本論文所提出的電路架構實現於 FPGA(field programmable gate array) 上，而簡化過後的電路亦實現於 ASIC (application specific integrated circuit)上，
並且進行效能上的評估。研究結果顯示出我們的提出的架構即使在 SNR 為 -3 時，也可達到高 hit rate、低 miss rate 與低 false alarm rate。另一方面，簡化後 的 Block Energy Based 電路架構擁有低 area costs，低功率消耗及高 throughput 的優點。所以本論文提出的與簡化過後的電路架構可分有效的應用於 offline 及 online realtime 之棘波偵測上。