1-1 覆晶接合技術（Flip Chip）
1947年末，由AT&T 貝爾實驗室的科學家John Bardeen 和Walter Brattain 所展 示的第一個鍺電晶體（圖1-1），開啟了半導體的時代。積體電路的時代，在1958 (Wire Bonding)封裝已無法滿足尺寸､電性上的要求。打線接合(Wire Bonding) （圖 1-4），若以50-um線寬及50-um的間距推算，僅有400 腳位/cm2；然而同樣條件下，
覆晶接合方式，則有高達25倍，10,000 腳位/cm2的高密度腳位優勢。覆晶接合（Flip (Bump)或錫球排列於晶圓表面後，再植入晶片的焊墊(Bonding Pad)上方（圖1-5）。
覆晶封裝係在1960年代早期由IBM的C4製程概念開啟發展而來。所謂的C4製 程技術(controlled-collapse chip connection) [5]，係將銲錫凸塊銲在晶片I/O金屬墊
上，翻覆晶片並對準於陶瓷基材上。藉由迴焊(Reflow)方式以熔融銲錫凸塊，由其
利用雛菊花環結構（Daisy chain structure, 圖1-8）作為覆晶銲錫接點電遷移研 究中的電性觀測，其銲錫接點的破壞係以電路開路時作為定義，亦即其承受電遷
測覆晶銲錫接點電遷移破壞情形，而不因晶片內製作的鋁導線差異受影響。
凱文結構，能針對銲錫接點本身的變化作精確敏感的量測，在本文中，將針 對共晶錫鉛銲錫搭配 5-um銅金屬與 3-um鎳金屬墊層UBM
(under-bump-metallization)的覆晶銲錫，利用凱文結構方式，用以研究其在高溫通 電下的不同條件處理後之電遷移破壞模式，即以銲錫接點本身的電阻變化作為銲 錫接點本身不同階段時期的破壞模式定義。
1-3 文獻回顧
覆晶封裝由其高密度I/O腳位的優勢，成為現今半導體產業進階製程中被廣泛 使用的封裝技術。然而其仍因電子產品的生產成本及元件操作速度的考量，邁向 微縮化的發展，伴隨而來的問題，使得覆晶銲錫凸塊面臨尺寸持續微縮及負載電 流密度提升的挑戰。
在高電流密度下，電子流由陰極流向陽極之際，可能同時也撞擊著原子，使 得原子同電子流方向移動。當原子持續由陰極流出，空孔(Void)將逐步地形成，最 終造成電路失效。陽極則因原子的擠壓，生成 hillocks 或 whisker現象，而導致電 路短路的情形。
1988年，Brandenburg 和 Yeh 的報告中，觀察到共晶錫鉛的覆晶封裝，在 150
℃､8x103 A/cm2 的電流密度下，經過數百小時的失效情形中發現到，陰極有空孔 (Void)的形成，在凸塊陽極則發現了鉛的堆聚。[7]
1-3-1 電遷移
金屬在承載一高電流密度下，所造成的質量傳送的現象稱為電遷移[8]。1861
年Gerardin 由熔融錫鉛與汞鈉合金的研究中發現此一電遷移的現象。Skaupy 於 1914年提出電子風（electron wind）的觀念，來量化電遷移所造成的質量傳送。
具代表性研究電遷移現象的即為Blech結構，圖1-10為利用Blech結構研究鋁導 線的電遷移現象，陰極方向產生孔洞，而陽極方向發生凸起。[9] 圖1-11為Blech 及 Herring利用不同長度的鋁導線通電後受到電遷移破壞的情況，發現愈長的鋁導 線，在陰極方向，受到電遷移現象影嚮的鋁消耗程度愈明顯。在臨界長度下的鋁 導線，沒有明顯的鋁消耗現象，鋁導線消耗現象被解釋為背向應力的作用。對鋁 導線而言，不發生電遷移的臨界長度為10～20 -um。[10][11]
圖1-12為J. T. Yue 於1996提出鋁的電遷移模型[12]，可以了解到原子在電流作 用下，會受到二種力量的影響。
電遷移模型中，高溫下部份之鋁離子會有機率躍遷至位能井之頂端，此活化 的鋁離子，基本上不受限於晶格，處於平衡狀態，即其不會離開也不會掉回位能 井內。當施加電埸時，其將會承受二個外加作用力，一者為電力 Fel，此一作用力 是因鋁離子受外加電埸作用的庫倫力，稱為靜電力；其二為電子風力(electron wind force)Fwd， 此作用力來自於鋁離子和高電流密度下電子碰撞造成動量轉移所致。
Huntington 及 Grone將電遷移力以下式表示︰[13]
(
Z Z)
eEZ*el表示受擴散影響的離子常數
而有另一個快速移動的路徑－離子和空位交互躍遷(ion-vacancy jump process)。多 晶狀金屬薄膜中，在晶界(grain boundary)以及金屬薄膜與介電層間的界面中，提供
F 表示驅動力
引入Nernst-Einstein 方程式，電子遷移率改寫成:
kT
級，但確發現電遷移的現象以晶格擴散的方式發生在覆晶銲錫接點。[15][ Ref.15][ Ref.16]
一般以銲錫凸塊熔點較低或是擴散速度較快作為解釋。然而我們若以Critical Product [18]來探討其主要的原因。由Critical Product 此方程式得以一已知臨界長 度，求其在電遷移行為發生時，所需的電流密度值。發現若以相同臨界長度推算，
圖1-13，係銲錫凸塊與SnAg3.5 UBM為厚膜無電鍍鎳與電鍍厚膜銅作為基板側 的墊層的電遷移破壞研究，在120℃下，進行1.5 A通電，電流密度為 3.58x104 A/cm2，結果發現到厚膜鎳UBM 快速消耗溶解及介金屬化合物(IMC)快速成長，孔 洞產生等現象。[19]
圖1-14，係共晶錫鉛與SnAg3.8Cu0.7 UBM為厚膜無電鍍鎳與電鍍厚膜銅作為基 板側的墊層的電遷移破壞研究，在120℃下，進行1.5 A通電，電流密度為 3.8x104 A/cm2，結果發現到厚膜鎳UBM 快速消耗溶解及介金屬化合物(IMC)快速成長，孔 洞產生等現象，距離鎳UBM 20-um 處更可發現介金屬化物的生成。[19]
1-3-3 覆晶銲錫接點的電流聚集效應
圖1-15(a)為覆晶封裝的銲錫凸塊內的電流分佈與凸塊內電流分佈二維模擬，
圖1-15(b)為電流密度分佈模擬圖。 [20]從中可明顯發現銲錫凸塊電流分佈並不平 均，凸塊中心的電流密度約為晶片內連導線與銲錫凸塊界面的十分之一倍。由於 覆晶封裝中的獨特銲錫接點外形，晶片內連導線與銲錫凸塊截面大小相較有百倍 大小之差，因此在電子流由晶片內連導線進入銲錫凸塊時，二者界面處將有極大 的電流密度改變﹐如此大的電流密度改變，形成了電流聚集效應。
圖1-16為覆晶銲錫共晶錫鉛，UBM為 Cu/Ni(V)/Al，電遷移破壞孔洞生成與成 長的連續過程，可以發現電遷移破壞發生在界面處[20]。孔洞生成的主因在於二者 界面處有著較大的電流密度，造成電流聚集效應的影響。
1-3-4 焦耳熱效應
銲錫凸塊在通電作用下產生焦耳熱，將導致凸塊的溫度變化。圖1-17為利用紅
外線顯像技術，量測置於70℃熱板､通電中的覆晶銲錫結構，其因焦耳熱效應造 成的溫升分佈及其模擬情形，其中發現主要發熱源存在於鋁導線進入銲錫處。[21]。 金屬原子，在除了在絕對零度中，其原子會於晶格平衡位置上不斷地來回振動，
當溫度愈高時，其振幅愈大，因此當電子通過金屬導體時，其所面臨的阻抗也愈 大，其阻抗將直接反應於金屬的電阻特性，稱為 TCR 效應(Temperature Coefficient of Resistance Effect)。
因此銲錫凸塊在通電作用下，所產生的焦耳熱，除了造成溫度效應外，也會 Keeping the solder away from high current density region, (2) Spreading the current uniformly by adding a thin resistive layer, (3) Deceasing the passivation opening, (4)
Enlarging the cross-section of Al trace 四種方法，以 Crowding ratio 作為電流聚集 如何讓銲錫球可以抵抗電遷移效應是非常重要的課題。Under Bump Metallization (UBM)層通常是Ni或是Cu，並會和Sn產生介金屬化合物(Intermetallic compound,簡
相較於以往的雛菊花環結構（Daisy chain structure），對於覆晶銲錫接點電遷 移研究，凱文結構（Kelvin structure），有著對於覆晶銲錫電性變化更為敏感､精 確的量測。因而本研究將使用凱文結構的製備，作為觀察覆晶銲錫接點於不同階 段電遷移破壞情形時的研究方式。
本研究中將利用凱文結構能夠敏感、精確量測的覆晶共晶錫鉛銲錫試片製
備，用以研究高50-um、UBM: 5-um Cu /3-um Ni的覆晶共晶錫鉛銲錫，其於不同熱 時效條件處理後的抵抗電遷移破壞情形。
圖1-1 貝爾實驗室製造的第一個鍺電晶體[1]
圖1-2 德州儀器Jack Kilby 製造的首個積體電路晶棒[1]
圖1-3 INTEL CPU電晶體成長數量與摩爾定律趨勢圖 [2]
圖1-4 打線接合(Wire bonding )圖示[3]
圖1-5 覆晶接合示意圖[3]
圖1-6 晶圓銲錫凸塊製程示意圖 [4]
圖1-7 覆晶封裝與FR4基版(左圖)及IBM C4結構剖面示意圖(右圖) [5]
圖1-8 Daisy chain 結構示意圖
圖1-9 Kelvin Resistor Structure (a) with two diffusion arms and two metal arms (b) with four diffusion arms and four metal arms [6]
圖1-10 Blech結構研究鋁導線的電遷移現象[9]
圖1-11 不同長度的鋁導線通電後電遷移現象[9]
圖1-12 鋁離子在晶格位能井承受電子(Fel)和電子風力(Fwd)示意圖；符號V表鋁 離子離開後的空位 [12]
圖1-13 SnAg3.5 銲錫凸塊則在120 ℃､3.58x104 A/cm2電遷移失效SEM圖[19]
圖1-14 IMC生成圖 (a)共晶錫鉛 (b)SnAg3.8Cu0.7 UBM Ni，加熱120°C，電流密 度3.8x104 A/cm2 [19]
圖1-15 (a) 銲錫凸塊內電流分佈二維模擬 (b) 銲錫凸塊剖面(x-y面)電流密度分 佈(z 軸) 模擬示意圖[20]
圖1-16 (a)-(d)覆晶銲錫共晶錫鉛UBM Cu/Ni(V)/Al 電子顯微鏡電遷移破壞剖 面圖，(e) 孔洞生成與成長示意圖。條件︰加熱125°C，電流密度2.25x104 A/cm2 ，
通電時間(a) 37 h, (b) 38 h, (c) 40 h, and (d) 43 h [20]
圖1-17 焦耳熱效應 (a)未通電前溫度分佈(b)通電0.59A 溫度分佈 (c) (b)圖中所 示白線溫度曲線 (d)其溫度模擬分佈[21]
(d)