第二章 洩漏波原理及特性
2.2 背接金屬共平面波導上洩漏波的介紹與抑制
圖2-5為背接金屬共平面波導，圖2-6為該架構的正規化傳播常數與表面波
波數的頻率響應（此圖由SDA分析求得，詳細論述留待第三章說明）。
圖2-5 CBCPW structure 圖2-6 CBCPW SDA 分析
由於表面波波數ks在任何頻率下皆大於相位常數β，使得表面波永遠存在。
我們可以宣稱此架構具有兩種主模：(1) CPW mode、(2) PPW mode，後者在低頻
時為TEM wave。兩種電場場形如圖2-7、2-8所示。
圖2-7 CPW mode 電場分佈 圖2-8 PPW mode 電場分佈
2.2.2 抑制背接金屬共平面波導上之洩漏波
在背接金屬共平面波導結構中，我們用來抑制洩漏波的方法為CBCPW with
via。使用方法如下所示：
共平面波導（CPW）的饋入為中間金屬火線，兩側金屬地線，如圖2-3。而
背接金屬共平面波導（CBCPW）則是在加上背面的金屬也為地線，如圖2-5。在
CBCPW的餽入端將兩側與背面的金屬接起來，可以確保三者等電位。但是電磁 波隨著行徑距離增加（朝Z方向），會發生上層金屬地與下層金屬地不等電位的 現象，使兩者之間產生垂直電場，如圖2-8。我們可以將這些垂直電場等效成水 平磁流，就如同我們熟知的貼片天線（patch antenna）是用前後兩端的等效磁流 輻射，這些水平磁流亦會向外側繼續延續，形成向兩側傳遞的洩漏表面波。
如果能讓三個金屬地的電位持續保持相等，理論上便可抑制基板內的表面
波，於是我們在上層金屬地與下層金屬地之間以銅柱（via）導通維持電位相等，
如圖2-9。在IC封裝裡也使用via結構隔絕電路間干擾，業界規格via以二十分 之ㄧ波長為間隔。
我們將使用全波模擬軟體（HFSS）來比較CBCPW在沒有via結構與有via
結構之間的差異。
此結構參數為：板材Rogers4003 ,ε ＝r 3.55 , size：50mm × 60mm , via間隔
＝1.6mm , via直徑＝0.4mm ,板材厚度h＝1.524mm , 輸入端寬度s＝0.8mm , g＝ 2.6mm , Z0＝100Ω 。
圖2-9 CBCPW with via結構側視圖
我們模擬一個有via的CBCPW結構，如圖2-9。而沒有via的CBCPW結構，
我們為了減少波反彈的效應，我們將外圍加上吸收體的設定。因為需要使用在
12GHz的頻段上，所以波長的距離就比較小，因為考慮到實作via間隔的問題，
上層金屬（地）
下層金屬（地）
輸入端金屬
故只有把via間隔取約1/10的波長為1.6mm。圖2-10與2-11為沒有via結構與 有via結構的S11參數與S21比較：很明顯可以看出在0~14GHz裡面有via結構 的S11都比沒有via結構的S11還有低，而在S21的部分可以看到有加via結構 比沒有加via結構的好很多。
圖2-10 比較有無導通孔S11量測 圖2-11 比較有無導通孔S21量測
我們再看CBCPW表面電場的能量分佈情況，是否有via結構能夠去抑制向
兩側的洩漏波，來隔絕對兩側的干擾情形。圖2-12與 2-13為沒有via結構與有 via 結構的表面電場的能量分佈情況比較：我們可以發現有 via 結構的能夠去抑
制CBCPW向兩側的洩漏波，因此可以把via結構有效的應用來當作是隔絕外側
干擾的功用。