論文架構

本研究所使用的 P 型複晶矽鍺閘極的 MOS 元件做測試，我們以 複晶矽鍺取代複晶矽閘極。論文包含五個章節：

第一章：簡介負偏壓溫度不穩定性 NBTI 及使用複晶矽鍺閘極的 背景與動機，電性參數及物性量測的方法和本論文的結構。

第二章：將詳細敘述製程上的每一個步驟。

第三章：將 N2O 氮化氧化層應用在複晶矽鍺閘極上，可以明顯 發現經氮化過的閘極氧化層，有效抑制硼穿透現象。並探討複晶矽與 複晶矽鍺閘極在不同劑量的氮離子佈植後之元件特性，探討在閘極中 的鍺原子補陷硼原子的能力以及氮離子佈植捕捉硼離子，減緩硼擴散 經過閘極氧化層到通道，並討論其閘極空乏與硼穿透取捨的問題。

第 四 章 ： 本 章 節 主 要 的 內 容 為 探 討 將 N2O 氮 化 氧 化 層

（Oxynitride）應用在複晶矽鍺閘極上，及氮氧化矽閘極介電層與二 氧化矽閘極介電層在複晶矽鍺閘極加以不同劑量的氮離子佈植，對 P 型 金 氧 半 電 晶 體 中 負 偏 壓 溫 度 不 穩 定 性 NBTI (Negative Bias Temperature Instabilities)以及動態負偏壓溫度不穩定性 DNBTI 的影 響。此外我們也要研究的是在NBTI 受到重視之前，常用來做可靠性 分析的工具：Channel Hot-Carrier (CHC)。

第五章：對本研究作個總結。

【圖 1-1】 NBTI stress 時各接腳的電壓，閘極加壓時使汲極、源極 接地而不加電壓

第二章

元件製程

本實驗的步驟為電晶體 MOSFETSs 製程，所有的製程均在國家 奈米實驗室(Nano Device Laboratory，簡稱 NDL)中進行。基本的製程 步驟列於【圖 2-1】與【圖 2-2】，下面則詳述PMOS 製程內容。

2.1 晶片刻號，曝零層級形成 N-Well

實驗是採用P-型六吋矽晶片，晶格方向<100>，阻質介於

15~25Ω-㎝之間。首先將所有的晶片以雷射刻號機刻號，方便以後辨識晶片，

用氨水去除刻號時所產生的微粒後，接著開始曝零層的動作(俗稱：

曝眼睛)，用途是在步進機(Stepper)曝光時晶片位置對準矯正用。之 後用離子佈植及爐管擴散法行成well，離子佈植條件(離子 P³¹，能量 120keV，劑量為 7.5×10¹² ions/㎝ ²)。

2.2 形成 LOCOS

按照標準清洗步驟(Standard Clean)去清除晶片表面的雜質，然後

以高溫爐管成長Pad-Oxide(SiO2)-350Å，以及用低壓爐管沉積氮化矽 (Si3N4)-1500Å。這兩層的用途分別是：Pad-Oxide 用來抵抗氮化矽 (Si3N4)在矽表面所產生的應力，氮化矽(Si3N4)則是用來當罩幕(Mask) 用，藉著其不易被氧滲透的優點來進行場氧化層( Field Oxide )的製 作。接著進入微影(Lithography)及乾蝕刻程序，使用第一道光罩，將 主動區定義完成，微影時所採用的設備是G-Line Stepper 其光波波長 為436nm 的紫外線。接著以高溫爐管成長一層約 5500Å 的場氧化層，

最後再以磷酸去除氮化矽(Si3N4)，那麼具有LOCOS 結構的金氧半元 件便有了初使的外觀。

2.3 消除 Kooi effect

先用高溫爐管成長氧化層350Å 的 SiO2，再以濕蝕刻去除，這成 長蝕刻的步驟主要在消除Kooi effect。緊接著再成長一次相同厚度的 SiO2(Sacrificial Oxide)，其功能是覆蓋於矽的表面防止離子佈植過程 將表面的矽晶格毀壞過多。然後再以離子佈植法進行砷摻雜，離子佈 植條件(離子As⁺，能量為 80keV，劑量為 6×10¹² ions/㎝ ²)，此離子 佈植得作用是對MOSFETs 的 VTH做適當的調整。緊接的再進行一次 磷摻雜，離子佈植條件(離子 P^＋，能量為150keV，劑量為 4×10¹² ions/

㎝²)，此離子佈植得作用是防止 Punch-Through 效應。

2.4 長閘極氧化層，定義閘極

接著開始長閘極氧化層的動作，長氧化層前清洗除了作標準 RCA 清洗外，尚須增加一個清洗步驟，增加經稀釋的氫氟酸(配置比 例HF：H2O＝1：50)來蝕刻晶片表面的俱生氧化層(Native Oxide)，

以確實控制閘極氧化層的厚度，避免因俱生氧化層所造成的電性衰 減。成長閘極氧化層的動作是在垂直爐管中進行，條件是25Å 的 N2O oxide 或 thermal oxide，最後疊上 poly-Si 2000Å 或者是文章中所研究 的 poly-Si0.83Ge0.17。接著在分別做 N2+離子佈植(摻雜離子:N2^＋，能量 為20keV，劑量為分別為沒有佈植、1×10¹³ ions/㎝ ²、1×10¹⁴ ions/㎝²、 1×10¹⁵ ions/㎝²四種不同條件)，以期待此種製程方法能對硼穿透效應 有 所 改 善 。 此 複 晶 矽 鍺 經 摻 雜 後 將 是 元 件 的 閘 極 電 極 (gate electrode)。接著用第二道光罩定義閘極，用 TCP 對 poly-Si 或 poly-Si0.83Ge0.17做蝕刻，完成閘極。接著用第三道光罩定義源、汲極，

最後閘極與源、汲極同時離子佈植BF2+(離子 BF2+，能量為20keV，

劑量為6×10¹⁵ ions/㎝²)。

2.5 形成基極及活化摻雜

接下來再以光罩四覆蓋住閘極源極與汲極，對暴露出來的部分　 基極)作中電流離子佈植，植入的參數為：(S＝As^＋，Energy＝40keV，

Does＝5×10¹⁵ ions/㎝²)，As^＋的作用是降低基極的電阻。再來將晶片 送入高溫爐管以針對先前植入的Dopant 活化(Activation)這個製程的

條件為盧管退火製程850℃，20 分鐘。

2.6 做接觸窗(contact hole)，接出金屬導線，燒結

接著在晶片的表面沉積一層厚度5500Å 的 TEOS。TEOS 是一種 含有矽與氧的有機矽化物全名為正矽酸乙酯-Si(OC2H5)4，是用來隔 絕金屬與元件的隔絕材料，沉積在晶片表面以便於進行後續的金屬層 沉積。完成後跟著在覆蓋光阻，由第四道光罩來製作接觸孔(Contact Hole)的圖案，先用乾式蝕刻，再以 BOE 進行濕式蝕刻。再將光阻去 除，進行標準四層金屬（Ti/TiN/Al/iN）的濺鍍(Sputtering)。最後一 道製程是定義金屬墊(Metal Pad)的圖樣，使用 Helicon-Wave Plasma Etcher 來完成蝕刻金屬以及光阻的去除，到此元件的外觀已經完全形 成。再送入高溫爐管完成元件；以攝氏 400 度的溫度下通氫氣做 30 分鐘的燒結(Sintering)，使金屬層與矽基板的接觸更為密合，減少串 聯電阻或漏電流的發生機率。燒結完後，電晶體即告完成。

實 驗 流 程 圖

Dry Oxide and N2O Oxide Well formation

LOCOS formation

Eliminate Kooi effect

Source/Drain impant Gate oxide formation

Gate patterning Poly-Si deposition

N-well P⁺: E=120KeV D=7.5×10¹²

SiO2: 5500Å

Poly-Si or poly-Si0.85Ge0.17: 2000Å

BF₂ : E=20KeV D=5×10¹⁵

N₂⁺ implant

N₂: E=20KeV D=1×10¹³ N₂: E=20KeV D=1×10¹⁴ N₂: E=20KeV D=1×10¹⁵

Contact hole

Ti/TiN/Al/TiN Native oxide remove

Activation

Metalization

Accomplish

FURNACE: 850℃, 20min

Dip HF

【圖 2-1】.實驗流程圖

實 驗 架 構 圖

z p-type Si wafer

z LOCOS isolation:

1. Oxide 350 Å 2. Nitride 1500 Å

3. Define active region 4. Channel stop implantation 5. Field oxide 5500 Å

6. Remove nitride

z n-well implantation

3. Gate implantation (N2+,20keV)

P⁺

z GATE,S/D IMPLANTATION:

1. P⁺ S/D implant: BF2, 20 keV, 6×10¹⁵ 2. Activation: Furnace 850℃ 20 min

第三章

複晶矽鍺閘極經不同氮化處理後硼穿透 現象的探討

3.1 引言

本章節主要將N₂O 氮化氧化層應用在 P 型複晶矽鍺閘極 MOS 元 件，針對元件電性與物性分析來探討其抑制硼穿透與減少閘極空乏的 效應。並探討複晶矽鍺閘極在氮化處理過後，其元件的閘極空乏(gate depletion)與硼穿透現象的探討。

以下為本論文中各條件晶片的規則：control 是指複晶矽閘極且 氮氧化矽閘極介電層而在製程中沒有氮離子的植入，no N2 是指複晶 矽鍺閘極且氮氧化矽閘極介電層而在製程中沒有氮離子的植入，N2+

1E13 是指複晶矽鍺閘極且氮氧化矽閘極介電層而在定義閘極前做氮 離子劑量1×10¹³ ions/㎝²的離子佈植，N2+ 1E14 是指複晶矽鍺閘極且 氮氧化矽閘極介電層而在定義閘極前做氮離子劑量1×10¹⁴ ions/㎝²的 離子佈植，N2+ 1E15 是指複晶矽鍺閘極且氮氧化矽閘極介電層而在

定義閘極前做氮離子劑量1×10¹⁵ ions/㎝²的離子佈植，Dry oxide no N2+ 是指複晶矽鍺閘極且二氧化矽閘極介電層而在製程中沒有氮離 子的植入，Dry oxide N2+ 1E15 是指複晶矽鍺閘極且二氧化矽閘極介 電層而在定義閘極前做氮離子劑量1×10¹⁵ ions/㎝²的離子佈植。各晶 片用二次離子質譜儀(SIMS)分析氮離子在元件的分佈如【圖 3-1】為 氮離子在複晶矽鍺閘極且氮氧化矽閘極介電層和複晶矽閘極且氮氧 化矽閘極介電層的分佈。【圖 3-2】顯示氮離子在Dry oxide N2+ 1E15：

複晶矽鍺閘極且二氧化矽閘極介電層的分佈。

3.2 結果與討論

3.2.1 硼穿透現象

PMOS 元件製程會遭遇到一重要的問題，即是關於 PMOS 的硼 穿透閘極氧化層所造成的破壞。這是由於硼在氧化矽中有很大的擴散 係數(diffusivity) ，因此容易在高溫製程中發生此現象，特別是在使 用超薄閘極氧化層的深次微米製程。硼穿透閘極氧化層至基板後會造 成PMOS 的 VTH絕對值減少，嚴重時甚至讓元件無法關閉，使得電 路失效。另外，也會破壞閘極氧化層的品質，造成可靠性的問題。至 於 N 型的掺雜元素，如砷(As)或磷(P)，則無此困擾。即使閘極氧化 層度薄至 1.5nm，在 1050℃，20sec 的退火條件下也不會有嚴重的磷

(P)穿透現象產生。

電性量測是使用KEITHLEY 4200 參數分析儀與變溫量測系統。

分別量測了通道長度為 1μm 與 10μm 的 MOSFET 各 10 點，以求得平均 氣相沉積(LPCVD)製程所成長的 poly-Si(沉積溫度大於 600℃)的柱 狀結構(column structure)，在佈植後硼主要分佈在閘極上半部落，在 高溫活化程序時，硼會分別沿著poly-Si 的晶粒(grain)內及晶粒邊界 (grain boundaries)擴散。在晶粒邊際的擴散速度遠大於晶粒中，所以

在呈柱狀的結構的poly-Si 中，硼會先到達晶粒邊際和氧化層的交界 處，而發生硼穿透的現象[45]，可見使用複晶矽鍺來取代複晶矽當閘 極可改善雜質穿透現象。我們也可從二次離子質譜儀(SIMS)清楚看 出硼離子的穿透現象，【圖 3-4(a)、3-4(b)】顯示隨著氮離子佈植濃 度愈高，會有較小的硼穿透效應，而且複晶矽鍺閘極且氮氧化矽閘極 介電層或二氧化矽閘極介電層不論有無氮離子的佈植，硼離子穿透都 較複晶矽閘極且氮氧化矽閘極介電層小。Charging pumping current 可 用來探測並研究介面捕捉的變化，【圖 3-5(a)】顯示對每個週期所重 新建結的電荷:Qss ;Qss 對 log(f)的斜率和介面捕捉 Dit成正比 [60]，很明顯的複晶矽閘極且氮氧化矽閘極介電層有很大的斜率變 化，可見硼穿透造成了許多介面缺陷，複晶矽閘極有嚴重的硼穿透現 象。再比較不同濃度氮離子佈植，Qss 的斜率大致相同，顯示經過氮 離子佈植後，介面缺陷變化不大。【圖 3-5(b)】複晶矽鍺閘極且二氧 化矽閘極介電層有氮離子佈植的Qss 斜率比沒有氮離子佈植的元件 較小，有較少的硼穿透。而複晶矽鍺閘極且氮氧化矽閘極介電層或二 氧化矽閘極介電層不論有無氮離子的佈植，Qss 的斜率都比複晶矽閘 極且氮氧化矽閘極介電層小的多，所以複晶矽鍺閘極在防止硼穿透有 較佳的表現。

3.2.2 閘極空乏

上節的討論可知氮離子的佈植可改善硼離子穿透效應，高濃度的 氮離子佈植雖有較好的阻擋硼離子的效果，但所伴隨而來的閘極空乏 也是我們不得不重視的影響。閘極空乏可由電壓-電容的量測來討論。

電容的量測為使用HP 4284 C-V分析儀在高頻（1ＭHz）的電壓-電容量測中獲得。所有C-V曲線的量測面積為100μm x 10μm。由公式

比尚未離子佈植的傳統複晶矽片電阻值還低，表示利用複晶矽鍺作為

比尚未離子佈植的傳統複晶矽片電阻值還低，表示利用複晶矽鍺作為

在文檔中 複晶矽鍺閘極之負偏壓溫度不穩定性研究 (頁 20-0)