做接觸窗(contact hole)，接出金屬導線，燒結

接著在晶片的表面沉積一層厚度5500Å 的 TEOS。TEOS 是一種 含有矽與氧的有機矽化物全名為正矽酸乙酯-Si(OC2H5)4，是用來隔 絕金屬與元件的隔絕材料，沉積在晶片表面以便於進行後續的金屬層 沉積。完成後跟著在覆蓋光阻，由第四道光罩來製作接觸孔(Contact Hole)的圖案，先用乾式蝕刻，再以 BOE 進行濕式蝕刻。再將光阻去 除，進行標準四層金屬（Ti/TiN/Al/iN）的濺鍍(Sputtering)。最後一 道製程是定義金屬墊(Metal Pad)的圖樣，使用 Helicon-Wave Plasma Etcher 來完成蝕刻金屬以及光阻的去除，到此元件的外觀已經完全形 成。再送入高溫爐管完成元件；以攝氏 400 度的溫度下通氫氣做 30 分鐘的燒結(Sintering)，使金屬層與矽基板的接觸更為密合，減少串 聯電阻或漏電流的發生機率。燒結完後，電晶體即告完成。

實 驗 流 程 圖

Dry Oxide and N2O Oxide Well formation

LOCOS formation

Eliminate Kooi effect

Source/Drain impant Gate oxide formation

Gate patterning Poly-Si deposition

N-well P⁺: E=120KeV D=7.5×10¹²

SiO2: 5500Å

Poly-Si or poly-Si0.85Ge0.17: 2000Å

BF₂ : E=20KeV D=5×10¹⁵

N₂⁺ implant

N₂: E=20KeV D=1×10¹³ N₂: E=20KeV D=1×10¹⁴ N₂: E=20KeV D=1×10¹⁵

Contact hole

Ti/TiN/Al/TiN Native oxide remove

Activation

Metalization

Accomplish

FURNACE: 850℃, 20min

Dip HF

【圖 2-1】.實驗流程圖

實 驗 架 構 圖

z p-type Si wafer

z LOCOS isolation:

1. Oxide 350 Å 2. Nitride 1500 Å

3. Define active region 4. Channel stop implantation 5. Field oxide 5500 Å

6. Remove nitride

z n-well implantation

3. Gate implantation (N2+,20keV)

P⁺

z GATE,S/D IMPLANTATION:

1. P⁺ S/D implant: BF2, 20 keV, 6×10¹⁵ 2. Activation: Furnace 850℃ 20 min

第三章

複晶矽鍺閘極經不同氮化處理後硼穿透 現象的探討

3.1 引言

本章節主要將N₂O 氮化氧化層應用在 P 型複晶矽鍺閘極 MOS 元 件，針對元件電性與物性分析來探討其抑制硼穿透與減少閘極空乏的 效應。並探討複晶矽鍺閘極在氮化處理過後，其元件的閘極空乏(gate depletion)與硼穿透現象的探討。

以下為本論文中各條件晶片的規則：control 是指複晶矽閘極且 氮氧化矽閘極介電層而在製程中沒有氮離子的植入，no N2 是指複晶 矽鍺閘極且氮氧化矽閘極介電層而在製程中沒有氮離子的植入，N2+

1E13 是指複晶矽鍺閘極且氮氧化矽閘極介電層而在定義閘極前做氮 離子劑量1×10¹³ ions/㎝²的離子佈植，N2+ 1E14 是指複晶矽鍺閘極且 氮氧化矽閘極介電層而在定義閘極前做氮離子劑量1×10¹⁴ ions/㎝²的 離子佈植，N2+ 1E15 是指複晶矽鍺閘極且氮氧化矽閘極介電層而在

定義閘極前做氮離子劑量1×10¹⁵ ions/㎝²的離子佈植，Dry oxide no N2+ 是指複晶矽鍺閘極且二氧化矽閘極介電層而在製程中沒有氮離 子的植入，Dry oxide N2+ 1E15 是指複晶矽鍺閘極且二氧化矽閘極介 電層而在定義閘極前做氮離子劑量1×10¹⁵ ions/㎝²的離子佈植。各晶 片用二次離子質譜儀(SIMS)分析氮離子在元件的分佈如【圖 3-1】為 氮離子在複晶矽鍺閘極且氮氧化矽閘極介電層和複晶矽閘極且氮氧 化矽閘極介電層的分佈。【圖 3-2】顯示氮離子在Dry oxide N2+ 1E15：

複晶矽鍺閘極且二氧化矽閘極介電層的分佈。

3.2 結果與討論

3.2.1 硼穿透現象

PMOS 元件製程會遭遇到一重要的問題，即是關於 PMOS 的硼 穿透閘極氧化層所造成的破壞。這是由於硼在氧化矽中有很大的擴散 係數(diffusivity) ，因此容易在高溫製程中發生此現象，特別是在使 用超薄閘極氧化層的深次微米製程。硼穿透閘極氧化層至基板後會造 成PMOS 的 VTH絕對值減少，嚴重時甚至讓元件無法關閉，使得電 路失效。另外，也會破壞閘極氧化層的品質，造成可靠性的問題。至 於 N 型的掺雜元素，如砷(As)或磷(P)，則無此困擾。即使閘極氧化 層度薄至 1.5nm，在 1050℃，20sec 的退火條件下也不會有嚴重的磷

(P)穿透現象產生。

電性量測是使用KEITHLEY 4200 參數分析儀與變溫量測系統。

分別量測了通道長度為 1μm 與 10μm 的 MOSFET 各 10 點，以求得平均 氣相沉積(LPCVD)製程所成長的 poly-Si(沉積溫度大於 600℃)的柱 狀結構(column structure)，在佈植後硼主要分佈在閘極上半部落，在 高溫活化程序時，硼會分別沿著poly-Si 的晶粒(grain)內及晶粒邊界 (grain boundaries)擴散。在晶粒邊際的擴散速度遠大於晶粒中，所以

在呈柱狀的結構的poly-Si 中，硼會先到達晶粒邊際和氧化層的交界 處，而發生硼穿透的現象[45]，可見使用複晶矽鍺來取代複晶矽當閘 極可改善雜質穿透現象。我們也可從二次離子質譜儀(SIMS)清楚看 出硼離子的穿透現象，【圖 3-4(a)、3-4(b)】顯示隨著氮離子佈植濃 度愈高，會有較小的硼穿透效應，而且複晶矽鍺閘極且氮氧化矽閘極 介電層或二氧化矽閘極介電層不論有無氮離子的佈植，硼離子穿透都 較複晶矽閘極且氮氧化矽閘極介電層小。Charging pumping current 可 用來探測並研究介面捕捉的變化，【圖 3-5(a)】顯示對每個週期所重 新建結的電荷:Qss ;Qss 對 log(f)的斜率和介面捕捉 Dit成正比 [60]，很明顯的複晶矽閘極且氮氧化矽閘極介電層有很大的斜率變 化，可見硼穿透造成了許多介面缺陷，複晶矽閘極有嚴重的硼穿透現 象。再比較不同濃度氮離子佈植，Qss 的斜率大致相同，顯示經過氮 離子佈植後，介面缺陷變化不大。【圖 3-5(b)】複晶矽鍺閘極且二氧 化矽閘極介電層有氮離子佈植的Qss 斜率比沒有氮離子佈植的元件 較小，有較少的硼穿透。而複晶矽鍺閘極且氮氧化矽閘極介電層或二 氧化矽閘極介電層不論有無氮離子的佈植，Qss 的斜率都比複晶矽閘 極且氮氧化矽閘極介電層小的多，所以複晶矽鍺閘極在防止硼穿透有 較佳的表現。

3.2.2 閘極空乏

上節的討論可知氮離子的佈植可改善硼離子穿透效應，高濃度的 氮離子佈植雖有較好的阻擋硼離子的效果，但所伴隨而來的閘極空乏 也是我們不得不重視的影響。閘極空乏可由電壓-電容的量測來討論。

電容的量測為使用HP 4284 C-V分析儀在高頻（1ＭHz）的電壓-電容量測中獲得。所有C-V曲線的量測面積為100μm x 10μm。由公式

比尚未離子佈植的傳統複晶矽片電阻值還低，表示利用複晶矽鍺作為 閘極由於因為活化能較低而使得片電阻值相對的減小。比較乾氧環境 下與N2O 環境下成長閘極氧化層元件之片電阻值，不難發現在經過 氮離子植入濃度為1x10¹⁵ ions/cm²時，其不論是在乾氧環境下或N2O 環境下成長閘極氧化層元件之片電阻值都相當接近，表示都具有相當 強的硼離子捕捉效果，而N2O 閘極氧化層有較高的片電阻值，推測 是更多的硼離子與氮離子鍵結，因此有較高的片電阻值，推究其原因 是複晶矽(鍺)閘極與閘極氧化層介面堆積了許多氮原子，與矽形成矽 氮強鍵來取代矽氧弱鍵結，並且有效的減少硼原子擴散到氧化層。由

【圖 3-7、3-8】可得知各條件的電容值，將圖中的Cmax帶入【式 3-1】

可以分別得到其厚度，這個厚度的值也決定了我們之後NBT-stress 時閘極所應加之偏壓(Vg)的大小。各不同條件的晶片上所測的的厚度 分別列於【表 3-1】，各條件下晶片測量電容所求的之有效閘極介電 層厚度(tox)。由以上的討論我們可以瞭解，對於不同的硼離子佈植劑 量與活化溫度的製程條件下，要在閘極空乏與硼穿透效應兩者間做一 取捨。

【圖 3-1】二次離子質譜儀(SIMS)分析。氮離子在複晶矽鍺閘極且氮 氧化矽閘極介電層和複晶矽閘極且氮氧化矽閘極介電層的分佈

Depth(µm)

-0.1 0.0 0.1 0.2 0.3

Nitrogen Concentration(aton/cm3 )

100x10¹⁵ 1x10¹⁸ 10x10¹⁸ 100x10¹⁸ 1x10²¹ 10x10²¹

N₂⁺ 1x10¹³ N₂⁺ 1x10¹⁴ N₂⁺ 1x10¹⁵ control Substrate

Poly gate

【圖 3-2】二次離子質譜儀(SIMS)分析。

顯示氮離子在Dry oxide N²⁺ 1x10¹⁵：複晶矽鍺閘極且二氧化矽閘極介 電層的分佈

Depth(µm)

-0.1 0.0 0.1 0.2 0.3

Nitrogen Concentration(aton/cm3 )

100x10¹⁵ 1x10¹⁸ 10x10¹⁸ 100x10¹⁸ 1x10²¹ 10x10²¹

Dry ox N₂⁺ 1x10¹⁵ Substrate

Poly gate

【圖 3-3(a)】通道長度為 1μm 的臨界電位變化，顯示當氮離子佈植 濃度愈高時，有較大的臨界電位絕對值(|V_TH|)

L

_g

=1µm

Wafer

N2+ E13 N2+ E14 N2+ E15 Dry ox No N2 Dry ox N2+e15 control

V TH(V) -0.8

-0.7

-0.6

-0.5

-0.4

room

【圖 3-3(b)】通道長度為 10μm 的臨界電位變化，顯示當氮離子佈植 濃度愈高時，有較大的臨界電位絕對值(|V_TH|)

Lg=10µm

Wafer

N2+ E13 N2+ E14 N2+ E15 Dry ox No N2 Dry ox N2+e15 control

VTH(V) -0.8

-0.7

-0.6

-0.5

room

【圖 3-4(a)】二次離子質譜儀(SIMS)分析。顯示隨著氮離子佈植濃

【圖 3-4(b)】二次離子質譜儀(SIMS)分析。顯示隨著氮離子佈植濃

【圖 3-5(a)】Charging pumping current。複晶矽閘極且氮氧化矽閘極 control Fit curve

【圖 3-5(b)】Charging pumping current。複晶矽鍺閘極且二氧化矽閘 極介電層有氮離子佈植的Qss 斜率比沒有氮離子佈植的元件較小，有 較少的硼穿透

Frequency(Hz)

4x10⁵ 5x10⁵ 6x10⁵ 7x10⁵ 8x10⁵ 9x10⁵1x10⁶ 2x10⁶

Q SS (C)

-200x10^-15

-150x10^-15

-100x10^-15

-50x10^-15

0

Dry ox No N₂ Dry ox N₂⁺ 1x10¹⁵ control

Dry ox No N₂ Fit curve Dry ox N₂⁺ 1x10¹⁵ Fit curve control Fit curve

【圖 3-6】不同含量的氮離子佈植對元件片電阻值上造成的效果，隨 著氮離子濃度的提高，元件有較高的片電阻值

control N2+ E13 N2+ E14 N2+ E15 ry ox No N2 ox N2+E15

Sheet Resistance(ohm/sq)

0 100 200 300 400 500 600 700

【圖 3-7】複晶矽鍺閘極且氮氧化矽閘極介電層與複晶矽閘極且氮氧 化矽閘極介電層的電壓-電容圖

V(volt)

-3 -2 -1 0 1 2 3 4

C(F)

0 2x10^-12 4x10^-12 6x10^-12 8x10^-12 10x10^-12 12x10^-12 14x10^-12

N₂⁺ 1x10¹³ N₂⁺ 1x10¹⁴ N₂⁺ 1x10¹⁵ Control

【圖 3-7】複晶矽鍺閘極且二氧化矽閘極介電層的電壓-電容圖 V(volt)

-3 -2 -1 0 1 2 3 4

C(F)

0 2x10^-12 4x10^-12 6x10^-12 8x10^-12 10x10^-12 12x10^-12 14x10^-12

Dry ox No N₂ Dry ox N₂⁺ 1x10¹⁵

【表 3-1】各條件下晶片測量電容所求的之有效閘極介電層厚度(t_ox)

第四章

氮離子對負偏壓溫度不穩定性 NBTI 的影響

4.1 引言

本章節主要的內容為探討將 N₂O 氮化氧化層（Oxynitride）應用 在複晶矽鍺閘極上，及氮氧化矽閘極介電層與二氧化矽閘極介電層在 複晶矽鍺閘極加以不同劑量的氮離子佈植，對 P 型金氧半電晶體中 NBTI 的影響。此外我們也要研究的是在 NBTI 受到重視之前，常用 來做可靠性分析的工具：Channel Hot-Carrier (CHC)。

4.2 結果與討論

4.2.1 臨界電壓(V

_TH

)、最大轉移電導(Gm

_max

)

在此我們分別在三種溫度（室溫、75℃、125℃）測量了通道長 度為 1μm 與 10μm 的MOSFET 各 10 點，以求得各個溫度的平均 V_TH、 Gm_max，【圖 4-1(a)、4-1(b)】可以發現溫度升高後平均V_TH也跟著

下降，矽基板的本徵載子濃度為溫度的強烈函數，因此 EF也是溫度 形成NBTI 中的 positive fixed charge 及介面捕捉(interface trap)，因此 其NBTI 效應較嚴重。再看閘極離子佈植時氮離子計量對 NBTI 的影 響【圖 4-5、4-6、4-7、4-8】，無論是二氧化矽閘極介電層或氮氧化 矽閘極介電層都有氮離子劑量越大則 VTH 與 Gmmax的偏移越大的現 象，如室溫 -15MV NBTI stress 10000 秒後的 VTH的偏移： N²⁺ 1×

10¹³為-18.9mV，N²⁺ 1×10¹⁴為-19.7mV，N²⁺ 1×10¹⁵為-20.6mV，這說明 了閘極離子佈植時氮離子劑量對於閘極介電層的品質的影響。而複晶 矽鍺閘極且氮氧化矽閘極介電層或二氧化矽閘極介電層不論有無氮 離子的佈植， VTH 與 Gmmax的偏移都比 Control:複晶矽閘極且氮氧 化矽閘極介電層明顯較大，顯示有氮離子的摻雜會使 NBTI 嚴重的 多。再看高溫的變化【圖 4-9、4-10、4-11、4-12】此為 125℃ -14MV NBTI stress 10000 秒後的VTH 與 Gmmax的偏移。變化的趨勢和室溫 -15MV NBTI stress 10000 秒後相同，但 VTH的偏移大幅的增加，N²⁺ 1×10¹⁵：複晶矽鍺閘極且氮氧化矽閘極介電層的 VTH 的偏移為-45 mV，所以由以上可以得到 NBTI-stress 的性質：閘極偏壓（Vg）越 大、stress 時溫度越高所造成 VTH的偏移越嚴重，當然這是在沒有

在文檔中 複晶矽鍺閘極之負偏壓溫度不穩定性研究 (頁 26-0)