连续分区测试图形
连续分区法是将整个存储器单元均分成 Ｘ 个区域 每个区域就有 Ｎ／Ｘ 个存储 单元 Ｎ 为整个存储器单元 分区的示意图如下图 ３－２４ 所示
１ 区 ２ 区 ３ 区 Ｘ 区
图 ３－２４ 连续分区法分区示意图
连续分区图形的测试流程主要有以下四个工作过程
过程 １ 开始将存储单元的背景图案写成 ０ 然后第一个区域所有的存储 单元由最低位地址到最高位地址依次将 ０ 改写成 １ 再读出其它 Ｘ－１ 个区 域内所含的存储单元 并进行验证 接着再将第一个区域内所有存储单元依次由 １ 改写成 ０ 并再次读出其它 Ｘ－１ 区域内所有存储单元的信息 并进行验 证 这一过程主要是检查第一个区域内的存储单元由 ０ 改写成 １ 和 １ 改写成 ０ 对其它各个区域的存储单元所存 ０ 信息的影响
过程 ２ 将存储单元的背景图案写成 １ 然后与过程 １ 的测试流程类似 所不同的是第一区域存储单元的信息由 １ 改写成 ０ 其它 Ｘ－１ 区域内存储 单元的信息读出并验证后 再将第一区的存储单元由 ０ 改写成 １ 并将其它 Ｘ－１ 个区的存储单元的信息读出 验证 这一过程主要检查第一个区域存储单元 由 １ 改写成 ０ 和 ０ 改写成 １ 对其它各个区域存储单元存储 １ 信 息的影响
过程 ３ 再将第二个区域作为被测区域 重复过程 １ 和过程 ２ 的测试流程 将第二个区的 ０ 改写成 １ １ 改写成 ０ 并检查其它各个区域存储单 元存储 １ 和 ０ 的情况 接着依次对第三区 第四区 进行检测 直止所 有区域重复完过程 １ 和过程 ２ 的步骤为止
过程 ４ 再将各个区域内的存储单元划分为 Ｘ 个小区域 对每个小区域都重 复上述过程 １ 过程 ２ 和过程 ３ 的测试流程 并检查验证 然后再将各个小区域 再划分为 Ｘ 个新小区 重复上述测试过程 这样用迭代算法直到划分的每个小区 仅含有 １ 个存储单元为止
3.3.4 小结
上述测试图形都可用于 ＤＤＲ 存储的测试 但由于 ＤＤＲ 存储器的容量较大 如 MT46V32M16 存储器的容量达 ５１２Ｍｂ 如采用 N2型算法功能测试 N3/2型算法 功能测试 N1og2N 型算法在高速测试系统 如 １００ＭＨｚ 测试系统 上进行功能测 试 对每种状态进行一次写入和读出操作 则测试时间将变得很长 达几天甚至 半个月才能完成一次测试 这是难以接受的 因此对 ＤＤＲ 存储器的测试应以 Ｎ 型算法为主 如全 ０ 和全 １ 测试图形 校验板测试图形 齐步功能测试图 形 求反功能测试图形 前进后退功能测试图形等
3.4 测试系统
测试系统是影响 DDR 存储器测试的关键设备 目前能测试存储器的主要有 存储器专用测试系统和通用集成电路测试系统 在下面的章节中 我们将对通用 集成电路测试系统的结构和产生算法图形的算法图形产生器进行介绍
3.4.1 通用集成电路测试系统结构
现代的集成电路测试系统设计均采取相互关联的子系统模块结构 这些子系 统都各自的提供特定的功能 使得数字集成电路测试系统具有全面的器件测试能 力 图 3-25 给出的数字集成电路测试系统的系统结构框图 整个测试系统的构成 是由以测试处理机 TP 为核心的系统控制器 构成标准化专用子系统的定时子 系统 功能子系统 又称高速子系统 格式化子系统 直流子系统和测试
图 3-25 测试系统的结构框图
台子系统组成 在通用测试系统的功能子系统中具有存储响应图形(逻辑图形)发 生和算法图形发生 以及兼有这两种图形混合发生功能的图形发生器 存储器测 试系统主要是具有算法图形发生的功能 主控计算机 HC 与测试系统的动作和 性能没有直接的关系 它以通信软件工具与测试处理机 TP 相连接 其任务是 随机逻辑测试图形自动生成 对来自 TP 的大量测试数据进行处理和分析 HC 将 所生成的测试图形向 TP 传送完毕就与测试系统动作无关了 测试系统在没有 HC 时仍可以独立运行
它主要由以下几部分组成
１ 系统控制器 系统控制器提供给用户控制集成电路测试系统的全部子系统 的功能
２ 定时子系统 大规模集成电路测试系统的定时子系统是一个极高灵活性 极高精密定时和超高速回于的子系统 它为整个测试系统提供基本测试周 期 波形合成子系统的定时输入 以及选通窗口
３ 功能子系统 功能子系统是数字集成电路测试系统的核心部件 其功能直 接关系到测试系统的工作范围 测试功能和测试软件的编制 LSI 通用测 试系统有两个图形发生器 一个是算法图形发生器(ALPG) 另一个是时序 图形发生器(SQPG) 前者主要用于测试各种存储器件 后者用于测试 MPU MCU AISC 等随机逻辑电路 因此也称之为随机逻辑图形发生器 如果同时发生这两种测试图形 则称为混合图形发生器
4 格式化子系统 格式化子系统是由波形合成与输出响应两个功能部件组成 它们置于高速子系统和测试头之间的通道上 每个测试通道由 I/O 确定存 储器实时地确定每一测试步通道的工作状态 如 I/O 确定存储器输出为 1 则为输入通道状态 如为 0 则为输出通道状态 I/0 确定存储器的宽度 与测试仪的通道数目相同 其深度可以小于高速缓冲存储器的深度(例如 256 个字) 由高速子系统的顺序控制存储器对其进行寻址
５ DC 子系统 DC 子系统为直流电压和直流电流的测量提供高精度的测量工 具包 它由精密测量部件(PMU) 器件电源(DPS)和直流子系统与测试台间 的连接矩阵组成
6 测试头子系统 测试头子系统包括高精度测试头 提供测试头参考电平的 参考电平发生器和解决测试头散热问题的冷却系统 测试台是保证整个测 试系统的总定时精度和直流测量精度的关键 随着测试系统的管脚数增多 和测试速率加快 对测试台的精密组装技术 系统总定时精度和对测试台 的散热和冷却技术要求更高了 使测试系统能够精确地测试和评估 VLSI 器件的性能