4-1 元件特性曲線理論與探討
我們以Keysight量測C-V特性圖，觀察元件電容的特性，並且加以觀察元件 有無負電容效應產生。根據分析C-V圖，我們可以算出High-k材料的介電常數ε、
等效氧化層厚度[18]並且可以由Id− Vg圖磁滯現象的順逆時針來判斷是否為鐵 電性所造成磁滯。以NMOS來說，如果Id− Vg圖的磁滯為順時針磁滯則為陷阱導致，
因為電子在正閘極電壓下會被陷阱捕捉，形成帶負電的陷阱電荷，這會造成臨界 電壓(Vth)變大(右移)，形成順時針磁滯；而如果Id− Vg圖的磁滯為逆時針磁滯，
則為材料的鐵電性導致，因為在正閘極電壓下，極化會對準通道，此時會在通道 內感應出額外的正電荷，使Vth變小(左移)，形成逆時針磁滯[11]。反之，PMOS如 果觀察到逆時針的磁滯現象則代表為陷阱電荷捕捉導致，順時針磁滯則為鐵電性 導致[15]。
High-k 的介電常數
ε
hk=
Cεacchk0∙A --- (公式 7)
等效氧化層厚度(EOT)
EOT =
εChk∙ε0∙𝐴acchk --- (公式 8)
其中Cacchk為聚集區的電容值，A 為閘極金屬的面積，ε0為真空的介電常數(公式
7、公式 8)。我們也量測元件的Ig− Vg特性曲線，用來觀察元件漏電流是否太大，
以及元件運作是否正常。
13
4-2 NC-MFIS P-V 特性曲線量測
此 節 主 要 探 討 元 件 矯 頑 電 壓 (coercive voltage, Vc) 、 殘 餘 極 化 (remanent polarization, Pr)大小，並觀察在不同退火製程條件下，磁滯迴圈的寬度，藉此了 解此材料在何種製程條件下有較好的極化表現。一般而言，如果材料有較大的極 化特性，則量測P-V 特性後可以發現磁滯迴圈會有較大的寬度；反之，如果材料 較無極化特性，則磁滯迴圈會較窄。使用新竹國家奈米實驗室(NDL)儀器量測此 P-V 特性，量測方式為一開始無施加偏壓(0V)，接著慢慢施加偏壓至 2.5 V，再 從 2.5 V 減少至 -2.5 V，最後從 -2.5 V 回至 0 V，完成一個循環，每次增加的偏 壓為0.2V 並記錄對應的極化值，製作成 P-V 特性曲線。比較各製程條件後，發 現在微波退火製程條件下，如Fig. 6 與 Fig. 7 所示，磁滯曲線差異不大，雖皆有 微弱的殘餘極化，但無法觀察到明顯的極化特性，而Fig. 8 在微波退火製程 300s 下有較大之磁滯曲線顯示有較大之殘餘極化值。而以 RTA 退火的製程條件中，
如Fig. 9、Fig. 10 與 Fig. 11 所示，可以觀察到磁滯迴圈有逐漸變大趨勢，在 RTA 550℃時，其殘餘極化及矯頑電壓不明顯，但退火溫度升高至 750℃時，可以明顯 發現磁滯迴圈變大，如 Fig. 11 所示，這意味在這種製程條件下，可以觀察到較 明顯之殘餘極化。
14
Po larization (µ C/ )
Voltage(V) 2 1
Fig.6 鐵電材料HfYOx (7nm)之MFIS電容結構經微波退火2400W/100s之P-V曲線圖
Fig.7 鐵電材料HfYOx (7nm)之MFIS電容結構經微波退火2400W/200s之P-V曲線圖
Po larizatio n (µ C / )
Voltage(V)
2 1
1
Po larization (µ C/ )
Voltage(V) 2
1
Fig.8 鐵電材料HfYOx (7nm)之MFIS電容結構經微波退火2400W/300s之P-V曲線圖
15
Po larization (µ C/ )
Voltage(V) 1 2
Fig.9 鐵電材料HfYOx (7nm)之MFIS電容結構經RTA 550℃退火之P-V曲線圖
Po larization (µ C/ )
Voltage(V) 1 2
Fig.10 鐵電材料HfYOx (7nm)之MFIS電容結構經RTA 650℃退火之P-V曲線圖
Po larization (µ C/ )
Voltage(V) 1 2
Fig.11 鐵電材料HfYOx (7nm)之MFIS電容結構經RTA 750℃退火之P-V曲線圖
16
4-3 NC-MFIS I-V 特性曲線量測
本小節將討論 MFIS 元件閘極漏電流，我們以量測Ig− Vg來觀察元件閘極漏電 流是否太大，假如觀察到過大的漏電流(約10−4A)以上時，這表示在往後量測 C-V 特性曲線時會有很大的誤差，因此在量測到過大漏電流後，我們將不採用在此 漏電流下的 C-V 特性曲線；而我們量測此 I-V 特性曲線的方法是一開始施加-/+
2V 偏壓，進行過一次正、反掃後，再進行-/+3V 偏壓正、反掃，慢慢將電壓逐漸 加大，雖然加大閘極電壓漏電流本來就會微量上升，但當加到一定電壓時，我們 會發現漏電流有突然上升數個數量級時，代表此元件氧化層已崩潰，有極大的電 荷穿隧效應產生，也代表此時的氧化層特性已經被破壞，除了鐵電特性無法好好 表現會有偏差之外，此時的氧化層已經不再具有絕緣的效果，量出來的I-V 特性 圖也不能以一般MOS 電容結構的角度來看待了，因此我們最後只採納到氧化層 崩潰以前的數據做為實驗分析用途。
此項特性是用四點探針量測，在測量每個 C-V 圖前皆會先進行 I-V 量測，起始 電壓我們統一都從-2 V 的電壓開始，接著以 0.1 V 的間隔慢慢提高電壓至 2 V (稱 為正掃)，再從 2 V 減少電壓至 -2 V (稱為反掃)，完成一次循環並記錄各節點的 電流值，紀錄完成後，提高電壓至 -3 V~3 V 並再執行一次循環，接著再加大電 壓直到氧化層崩潰為止，完成此節量測。
17
Ga te Cu rr en t (A)
Gate Voltage(V)
Fig.12 鐵電材料 HfYOx (7nm)之 MFIS 電容結構經微波退火 2400W/100s 之 Ig-Vg曲線圖
G a te Current( A)
Gate Voltage(V)
Fig.13 鐵電材料 HfYOx (7nm)之 MFIS 電容結構經微波退火 2400W/200s 之 Ig-Vg曲線 圖
18
G a te Current( A)
Gate Voltage(V)
Fig.15 鐵電材料 HfYOx (7nm)之 MFIS 電容結構經 RTA 550℃退火之 Ig-Vg曲線圖
G a te Current( A)
Gate Voltage(V)
Fig.14 鐵電材料 HfYOx (7nm)之 MFIS 電容結構經微波退火 2400W/300s 之 Ig-Vg曲 線圖
19
G a te Current( A)
Gate Voltage(V)
Fig.16 鐵電材料 HfYOx (7nm)之 MFIS 電容結構經 RTA 650℃退火之 Ig-Vg曲線圖
G a te Current( A)
Gate Voltage(V)
Fig.17 鐵電材料 HfYOx (7nm)之 MFIS 電容結構經 RTA 750℃退火之 Ig-Vg曲線圖
20
Table.1 不同退火時間 Ig-Vg 漏電流分析(可承受最大電壓下) 時間/製程(最大電壓) 100s(3.5V) 200s(3.4V) 300s(4V) MWA 3.51× 10−5 4.75× 10−6 1.09× 10−7
Table.2 不同退火溫度 Ig-Vg 漏電流分析(可承受最大電壓下) 溫度/製程(最大電壓) 550℃(4V) 650℃(3V) 750℃(2V) RTA 2.91× 10−7 3.36× 10−6 2.55× 10−7
由 Fig. 12、Fig. 13 與 Fig. 14 的 Ig-Vg結果分析來看，可以知道以微波退火來 說，退火300 秒 (Fig. 14)後會比退火 200 秒 (Fig. 13)及 100 秒 (Fig. 12)的漏電流 小一個數量級，且可承受的最大電壓更大，所以可知此元件在微波退火300 秒時 的界面會比較好，氧化層的抗崩潰程度較高，也比較不容易產生漏電。以Fig. 15、
Fig. 16 與 Fig. 17 之 RTA 的 Ig-Vg結果分析，可以看出在550℃時(Fig. 15)可以承 受到 4V 偏壓都還沒有氧化層直接穿隧的狀況，可以知道氧化層界面比 650℃與 750℃退火溫度時的表現還好。
21
4-4 NC-MFIS C-V 特性曲線量測
此小節將比較以微波退火製程(MWA 2400W)分別退火鐵電氧化層 100 秒及 200 秒後的 C-V 特性曲線量測，主要觀察在何種製程溫度下，負電容效應最為明顯 以電容的峰值作為比較依據，在鐵電電容越接近MOS 電容時，此峰值越高，因 此可以利用此觀念來觀察負電容效應的明顯程度。
此項特性是用四點探針量測，我們以基板為輸入訊號端，然而閘極為輸出訊號 端，目的是為了減少寄生電容的效應；在量測C-V 特性前，我們會在每一個電壓 範圍增加後做I-V 特性的測試，測試氧化層是否崩潰，如果無崩潰才會進行 C-V 量測，所以測試完 I-V 後會先施加 -2 V 的電壓至基板，接著以 0.1 V 的間隔慢 慢提高電壓至 2 V (稱為正掃)，再從 2 V 減少電壓至 -2 V (稱為反掃)，完成一 次循環並記錄各節點的電容值，紀錄完成後，提高電壓至 -3 V~3 V 並再執行一 次循環，接著再加大電壓直到氧化層崩潰為止，完成此節量測。雖然本研究有製 作RTA 製程條件的元件，但此元件之 C-V 特性曲線可能因表面特性不佳而無法 得到量測數據，因此，本小節僅觀察比較MWA 2400W 100s 與 200s 的電容量測 結果。
22
23 C-V 曲線圖，其量測電壓由-3.3V 到+3.3V，以及微波退火 200s(右圖)之
C-V 曲線圖，其量測電壓由-3.4V 到+3.4V
MWA 100s -3.3V~3.3V MWA 200s -3.4V~3.4V
1
24 生，因此可以知道在2V、3V 偏壓下無法使電耦極(dipole)反轉，需施加到一定的 偏壓後才會使電耦極(dipole)反轉，產生負電容效應。
4-6 文獻比較
根據[18]，利用4.5 nm的HZO作為MFMIS結構的鐵電層，且在C-V特性曲線 量測也出現了峰值，而此峰值會出現在鐵電層電容(CFE)為負且電容值大於或大
25
這可能與沉積鐵電層的製程方式有關，本研究是以濺鍍方式沉積 HYO，此方法 的表面均勻度沒有使用ALD 均勻，表面特性也無 ALD 製程優良，這也可能是造 成此電容片鐵電性不明顯的原因之一。
26