金屬閘極的 N 型金氧半場效電晶體電性分析

ID-VD 特性曲線是金氧半場效電晶體的重要曲線之一。圖 4-7 為閘極氧化層 HfZrO2搭配金屬閘極鋁之金氧半場效電晶體 ID-VD特性曲線，在退火溫度為 400 ^oC 下，通道長度為 4 nm 時可以看出，由於通道長度過短，出現了電晶體在大電壓下未 能夠完全進入飽合區的現象，此現象在通道長度為 10 nm 時則並未產生，如圖 4-8 所 視。圖 4-9 為薄膜在 500 ^oC 退火條件，通道長度 10 nm 輸出特性曲線，跟 400 ^oC 相 比，獲得較佳的特性曲線，我認為是在 500 ^oC 退火下得到良好的薄膜品質，使得漏 電流比較小，所以特性曲線較 400 ^oC 更為良好。

金氧半場效電晶體另一個重要曲線為 ID-VG特性曲線，以 HfZrO high-κ 薄膜退火 溫度為 400 ^oC 與 500 ^oC 所量測的結果在圖 4-10、 圖 4-11 與圖 4-12 中，其中外加的 VD為 0.1 V。從 ID-VG特性曲線，我們可以萃取臨限電壓(threshold voltage, VT)、次臨 限擺揊 (subthreshold swing, SS)與開關比(Ion/Ioff)等參數。從圖 4-10、圖 4-11 與圖 4-12 的 I_D-V_G特性中，得到 HfZrO high-κ 薄膜退火溫度為 400 ^oC 與 500 ^oC，在不同寬長比 下所量測到的開關比(I_on/I_off)約為 10⁴，臨限電壓(threshold voltage, V_T)分別為 0.44 V、

0.39 V 與 0.23 V，次臨限擺揊 (subthreshold swing, SS)分別為 100 mV/dec、80 mV/dec 與 67 mV/dec。，臨界電壓萃取是利用 I_D-VG特性曲線取切線斜率，臨界電壓公式如 (4-3):

( )

(

_a^{S F}_d

)

OX d a F

C

FB

C q N N

N N V q

V −

+ − + +

= ε φ

φ ^{2 2}

2

V

_T (4-3)

由以上實驗結果得知，薄膜在500 ^oC下退火能夠獲得良好的電性，為了驗證此條 件的可行性，我們更換閘極金屬，在相同的薄膜退火溫度下量測其I_D-V_D與I_D-V_G特性 曲線，如圖 4-12及圖 4-13。顯示出良好的特性曲線，證明薄膜在500 ^oC下能夠獲得 良好的電晶體特性。

0 10 20 30 40 50 60 70 80 90 100 0.0

5.0x10⁵ 1.0x10⁶ 1.5x10⁶ 2.0x10⁶

O_As deposition O_400^oC annealed O_500^oC annealed O_600^oC annealed

A to mi c( % )

Etch Time(sec)

圖 4-1 HfZrO2薄膜在不同溫度下退火，氧離子的分布情形

-4 -3 -2 -1 0 1 2 0

1 2 3 4 5

C ap a ci ta n ce (µ F/ cm

2

)

Voltage(V)

As deposition 400^oC annealed 500^oC annealed 600^oC annealed

圖 4-2 Al/HfZrO₂/p-si 在不同溫度下退火的電容特性曲線(f=100 kHz)

-4 -3 -2 -1 0 1 2

0 1 2 3 4 5

C ap a ci ta n ce (µ F/ cm

2

)

Voltage(V)

As deposition 400^oC annealed 500^oC annealed 600^oC annealed

圖 4-3 Al/HfZrO2/p-si 在不同溫度下退火的電容特性曲線(f=1 MHz)

-3 -2 -1 0 1 2 3 0

1 2 3 4 5

C ap a ci ta n ce (µ F/ cm

2

)

Voltage(V)

As deposition 400^oC annealed 500^oC annealed 600^oC annealed

圖 4-4 Ti/HfZrO₂/n-si 在不同溫度下退火的電容特性曲線(f=100 kHz)

-3 -2 -1 0 1 2 3

0 1 2 3 4 5

C ap a ci ta n ce (µ F/ cm

2

)

Voltage(V)

As deposition 400^oC annealed 500^oC annealed 600^oC annealed

圖 4-5 Ti/HfZrO₂/n-si 在不同溫度下退火的電容特性曲線(f=1 MHz)

圖 4-6 Al/HfZrO2/p-si在500 ^oC下退火的電壓特性曲線

0.0 0.5 1.0 1.5 2.0

0 2 4 6 8 10 12 14

0V 0.5V 1V 1.5V 2V

W/L=100/4 µm Gate-last . 400^OC PDA

I

d

(mA )

V

_d

(V)

圖 4-7 Al/HfZrO2 NMOSFET在溫度400 ^oC下退火的ID-VD特性曲線(L=4 µm)

-2.0 -1.5 -1.0 -0.5 0.0

10

^-6

10

^-5

10

^-4

10

^-3

10

^-2

C u rren t D en si ty (A/ cm

2

)

Voltage(V)

500_1^oC 500_2^oC 500_3^oC

0.0 0.5 1.0 1.5 2.0 0.0

0.5 1.0 1.5 2.0 2.5 3.0

0V 0.5V 1V 1.5V 2V

W/L=100/10 µm Gate-last . 400^OC PDA

I

d

(mA )

V

_d

(V)

圖 4-8 Al/HfZrO2 NMOSFET在溫度400 ^oC下退火的ID-VD特性曲線(L=10 µm)

0.0 0.5 1.0 1.5 2.0

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0

0V 0.5V 1V 1.5V 2V

W/L=100/10 µm

Gate-last w. 500^OC PDA

I

d

(mA )

V

_d

(V)

圖 4-9 Al/HfZrO₂ NMOSFET在溫度500 ^oC下退火的I_D-V_D特性曲線(L=10 µm)

-1.0 -0.5 0.0 0.5 1.0 1.5 2.0 10

^-9

10

^-8

10

^-7

10

^-6

10

^-5

10

^-4

10

^-3

10

^-2

10

^-1

V

_g

(V) I

d

(A)

Vd=1V

Vd=0.1V

圖 4-10 Al/HfZrO₂ NMOSFET在溫度400 ^oC下退火的I_D-V_G特性曲線(L=4 µm)

-1.0 -0.5 0.0 0.5 1.0 1.5 2.0 10

^-9

10

^-8

10

^-7

10

^-6

10

^-5

10

^-4

10

^-3

10

^-2

10

^-1

V_d=1V

V_d=0.1V

I

d

(A)

V

_g

(V)

圖 4-11 Al/HfZrO2 NMOSFET在溫度400 ^oC下退火的ID-VG特性曲線(L=10 µm)

-1.0 -0.5 0.0 0.5 1.0 1.5 2.0 10

^-9

10

^-8

10

^-7

10

^-6

10

^-5

10

^-4

10

^-3

10

^-2

Vd=1V

Vd=0.1V

I

d

(A)

V

_g

(V)

圖 4-12 Al/HfZrO₂ NMOSFET在溫度500 ^oC下退火的ID-VG特性曲線(L=10 µm)

0.0 0.5 1.0 1.5 2.0

0.0 0.5 1.0 1.5 2.0 2.5 3.0

0V 0.5V 1V 1.5V 2V

W/L=100/10 µm

Gate-last w. 500^OC PDA

I

d

(mA )

V

_d

(V)

圖 4-13 Ti/HfZrO2 NMOSFET在溫度500 ^oC下退火的ID-VD特性曲線(L=10 µm)

-1.0 -0.5 0.0 0.5 1.0 1.5 2.0 10

^-10

10

^-9

10

^-8

10

^-7

10

^-6

10

^-5

10

^-4

10

^-3

10

^-2

10

^-1

Vd=1V Vd=0.1V

I

d

(A)

V

_g

(V)

圖 4-14 Ti/HfZrO₂ NMOSFET在溫度500 ^oC下退火的ID-VG特性曲線

Chapter 5 結論與未來規劃

5.1 結論

本實驗首先利用雙電子鎗蒸鍍系統在矽基板上沉積 HfZrO2薄膜，經過 400 ^oC 至 600 ^oC 下通入氧氣及氮氣退火，隨後鍍上金屬電極，形成 MIS 電容。電氣特性與退 火溫度有很大的關連，通入氧氣及氮氣的退火，HfZrO₂薄膜分別在 400 ^oC 與 500 ^oC 退火條件下獲得較高的電容約 4μF/cm²及低的漏電流約為 5×10^-4 A/cm²，實際將此條 件應用在金氧半場效電晶體元件的製作上，藉以改善元件的電氣特性。

我們成功利用 HfZrO2薄膜作為閘極氧化層材料，製作出金氧半場效電晶體，其 製作過程簡單且符合現今的半導體製程。量測的結果顯示，HfZrO2 薄膜作為閘極氧 化層的電晶體在 500 ^oC 退火條件下，量測到電晶體的臨界電壓為 0.2 V、元件開關比 10⁴及次臨界擺幅 67 mV/dec，這些良好的特性歸功於在 HfO2中添加 Zr 獲得較高的 介電係數、良好的薄膜品質及使用無電漿製程，使得薄膜缺陷降到最少。此結構適合 被應用到高密度且高性能的超大型積體電路。

5.2 未來規劃

從實驗可知二氧化鋯鉿應用於金氧半場效電晶體是一個良好的材料，但還是有些 地方並未探討到，例如薄膜組成結構及比例、調變不同的退火條件是否能夠有更良好 的特性、選擇不同的金屬閘極、使用自我對準方式製作等，這些都是未來可再深入探 討的地方，也可將二氧化鋯鉿這材料應用在電阻式記憶體(RRAM)或者薄膜電晶體 (TFT)上，這些都是未來的研究的方向。

參考資料

[1] 宋健民， 半導體科技雜誌，“先進半導體製程與材料選擇”，2008。

[2] Wilk, G.D., Wallace, R.M. & Anthony, J.M. “High-κ gate dielectrics: Current status and materials properties considerations, ” Journal of Applied Physics 89, 5243 2001.

[3] M. Casse, L. Thevenod, B. Guillaumot, L. Tosti, F. Martin, J. Mitard, O. Weber, F.

Andrieu, T. Ernst, G. Reimbold, T. Billon, M. Mouis, and F. Boulanger, “Carrier transport in HfO2/metal gate MOSFETs: Physical insight into critical parameters, ” IEEE Trans. Electron Devices, vol. 53, no. 4, pp. 759–768, Apr. 2006.

[4] G. Ribes, J.Mitard, M. Denais, S. Bruyere, F.Monsieur, C. Parthasarathy, E. Vincent, and G. Ghibaudo, “Review on high-k dielectrics reliability issues, ” IEEE Trans.

Device Mater. Rel., vol. 5, no. 1, pp. 5–19, Mar. 2005.

[5] S. Zafar, A. Kumar, E. Gusev, and E. Cartier, “Threshold voltage instabilities in high-k gate dielectric stacks, ” IEEE Trans. Device Mater. Rel., vol. 5, no. 1, pp.

45–64, Mar. 2005.

[6] M. Gurfinkel, S. Suehle, B. Bernstein, and S. Yoram, “Enhanced gate induced drain leakage current in HfO2 MOSFETs due to remote interface trap-assisted tunneling, ” in IEDM Tech. Dig., pp. 1–4 , 2006

[7] R. Ruh, HJ Garrett, RF Domagala, and NM Tallan, “The system zirconia-hafnia, ” J.

Am. Ceram. Soc. 51, 23–27 1968.

[8] D. H. Triyoso and R. I. Hegde, “Impact of Zr addition on properties of atomic layer deposited HfO2,” Appl. Phys. Lett., vol. 88, no. 222901, pp. 1–3,2006.

[9] R. I. Hegde, D. H. Triyoso, P. J. Tobin, S. Kalpat, M. E. Ramon, H.-H. Tseng, J. K.

Schaeffer, E. Luckowski, W. J. Taylor, , “Microstructure modified HfO₂ using Zr addition with TaCy gate for improved device performance and reliability,” in IEDM Tech. Dig. pp. 39–41, 2005

[10] D. H. Triyoso, R. I. Hegde, J. K. Schaeffer, R. Gregory, X.-D. Wang, M. Canonico, D. Roan, E. A. Hebert, K. Kim, J. Jiang, R. Rai, V. Kaushik, and S. B. Samavedam,

“Characteristics of atomic-layer-deposited thin HfxZr1−xO2 gate dielectrics,” J. Vac.

Sci. Technol. B, Microelectron. Process. Phenom., vol. 25, no. 3, pp. 845–852, May/Jun. 2007.

[11] R. I. Hegde, D. H. Triyoso, S. B. Samavedam, and B. E. White, Jr., “Hafnium zirconate gate dielectric for advanced gate stack applications,” J. Appl. Phys., vol.

101, no. 7, pp. 0741131–0741137, Apr. 2007.

[12] R. I. Hegde, D. H. Triyoso, S. Kalpat, S. B. Samavedam, J. K. Schaeffer, E.

Luckowski, W. J. Taylor, C. Capasso, D. C. Gilmer, M. Raymond, D. Roan, J.

Nguyen, L. La, E. Hebert, X.-D. Wang, R. Gregory, R. S. Rai, J. Jiang, T. Y. Luo, and B. E. White, Jr., “Optimization of hafnium zirconate (HfZrOx) gate dielectric for device performance and reliability,” in Proc. Int. Conf. Solid State Devices Mater., Yokohama, Japan, pp. 1098–1099.2006,

[13] B-Y Nguyen, “Performance and Reliability of the sub-100nm FDSOI with High-K and Metal Gate,” 6th TRC 27-28, October 2003

[14] W.P. Maszara, Z. Krivokapic, P. King, J.-S. Goo and M.-R. Lin “Transistors with Dual Work Function Metal Gates by Single Full Silicidation (FUSI) of Polysilicon Gates,”in IEDM Tech. Dig. pp. 661-664.1999

[15] I. De, D. Johri, A. Srivastava, and C. M. Osburn, ―“Impact of gate workfunction on device performance at the 50 nm technology node“ Solid-State Electron.44 1077 2000 [16] J. C. Hu, H. Yang, R. Kraft, A. L. P. Rotondaro, S. Hattangady, W. W. Lee, R. A.

Chapman,C.-P. Chao, A. Chatterjee, M. Hanratty, M. Rodder, and I.-C. Chen

“Feasibility of Using W/TiN as Metal Gate for Conventional 0.13 µm~ CMOS Technology and Beyond” in IEDM Tech. Dig. pp. 825– 828..1997

[17] Y.-S. Suh, G. P. Heuss, J.-H. Lee, and V. Misra, “Effect of the composition on the electrical properties of TaSixNy metal gate electrodes, ” IEEE Electron Device Lett.

24, 439 2003.

[18] H. Wakabayashi, Y. Saito, K. Takeuchi, T.Mogami, T. Kunio,“Dual Metal Gate CMOS Technology Using Nitrogen-Concentration-Controlled TiNx Film,” IEEE Trans. Electron Devices, Vol. 48, No. 10, pp. 2363-2369, Oct. 2001

[19] B. Tavel, T. Skotnicki, G. Pares, N. Carriere, M. Rivoire, F. Leverd, C. Julien, J.

Torres, and R. Pantel, “Totally silicided (CoSi2) polysilicon: a novel approach to very low-resistive gate (~25W/d) without metal CMP nor etching,” in IEDM Tech.

Dig. ,pp. 37.5.1-37.5.4, 2001.

[20] W.P. Maszara, Z. Krivokapic, P. King, J.-S. Goo and M.-R. Lin, “Transistors with Dual Work Function Metal Gates by Single Full Silicidation (FUSI) of Polysilicon,”

in IEDM Tech. Dig., 2002

在文檔中 中 華 大 學 (頁 73-85)