第三章 元件製程與量測
3.5 金氧半電容之電性量測
本實驗對電容的量測項目主要有電容電壓量測 ( C-V Measurement )、電容遲滯 ( Hysteresis )、等效氧化層厚度 ( Equivalent Oxide Thickness，EOT )、平帶電壓偏移 (VFB shift ) 、介面捕獲電荷密度 (Interface Trap Density，Dit)、功函數 ( Work function )、以及片電阻 ( Sheet Resistance )現象，分別在以下小節說明。
3.5.1 電容-電壓 (C-V)特性量測
高頻 ( 100kHz ) 電容-電壓的量測以「 HP 4284 C-V 量測系統」為量測工具，由 量測結果和模擬結果相比對，可以推算出等效氧化層厚度( EOT )，以及平帶電壓( FB V )。其中使用到的模擬程式為“ Berkeley QM C-V Simulator ” [35]，在考慮 quantum effect 和 gate depletion effect 下模擬出低頻 C-V 曲線，最後將模擬值和量測值做 fitting 的動作即可得到 C-V 曲線中 EOT 和 VFB 等參數。
我們可以利用高頻 C-V 量測可以萃取出薄膜的特性，例如介電常數、 EOT 、 fixed charges 、 electron traps 和 mobile charges，也可以偵測界面特性，如界面能態 密度 ( interface state density )。從 C-V 曲線中獲得的 VFB 可以用來計算金屬閘極的 功函數，反轉層電容被用來估計矽基板的摻雜濃度， C-V 曲線的 frequency dispersion 可用來說明薄膜的漏電特性，所以高頻 C-V 對於描述介電層薄膜特性上是個非常重 要的技術。
3.5.2 電流-電壓 (I-V) 特性量測
本實驗電流-電壓量測是由「 4156 系統」量測，藉由量測可得到閘極漏電流(Gate Leakage)。本論文裡所有漏電流量測的閘極電壓皆加負的，是因為 p-type 的矽基板閘 極電壓為負值時，矽基板表面工作在累積區，所以大部分的跨壓皆會落在介電層上，
若閘極電壓為正值時，矽基板表面工作在空乏區，則部分跨壓會落在空乏區部份落在 介電層上，對於介電層漏電流研究上顯得相當複雜，所以本論文裡的漏電流量測皆偏 壓在累積區。
當元件越做越小時為了避免短通道效應 (Short Channel Effect) 造成元件的影 響，我們必須將閘極氧化層 (Gate Oxide Thickness) 越做越薄，當氧化層厚度小於 4 nm 且在閘極施加偏壓時 (正負皆是)，矽 (或閘電極) 的電子會直接穿隧到閘電極 (或 矽) 的導帶形成閘極漏電流 (或稱穿隧電流)，當厚度薄到 1 ~ 1.5 nm 以下時更會出現
量子穿隧 (Quantum Tunneling)，使得漏電流更為嚴重。
穿 隧 電 流 主 要 分 為 直 接 穿 隧 (Direct Tunneling ， DT) 和 傅 勒 - 諾 德 翰 穿 隧 (Fowler-Nordheim Tunneling ，FNT)。當氧化層電位 Vox > χ / q 時，這時漏電流機制 為傅勒-諾德翰穿隧；當 Vox < χ / q 時，這時漏電流的機制為直接穿隧，其能帶示意圖 如圖 2.1 所示。其中 χ 為矽的電子親和力。
從穿隧能障的形狀也可區分這兩種穿隧機制，傅勒-諾德翰穿隧為三角形，直接 穿隧為梯形。
FNT 條件下的電流密度可由下式表示 [36]：
其中 Eox為介電層之電場強度，A 和 B 為跟能障高度 (barrier height, ФB)有關的常數 如下式，m*為有效質量。
其中 q 為電子電量，h 為浦朗克常數。另外，直接穿隧(DT)電流常用下列簡化式子表 示[37]：
其中 A 為常數，tox為 SiO2的物理厚度，m*為 SiO2內電子有效質量，q 為電子電量，
h 為浦朗克常數，ФB為 SiO2到 Si 之間的能障高度，V1為橫跨 SiO2的能量差。
3.5.3 遲滯 (Hysteresis) 特性量測
C-V 量測可以得到許多重要參數，如等效氧化層厚度(EOT)、平帶電壓(VFB) 和
基板摻質濃度 (Nsub)。另外，正負來回掃描的 C-V 量測可得到遲滯 (Hysteresis) 特 性，利用來回掃描所得到 VFB shift 來監測缺陷電荷的數量，下列式子為平帶電壓的表 示式，從中可決定 trapped charge 的數量：
其中 Qo為介電層裡的電荷所構成。由於 Vfb也在 Vth的表示式裡面，所以來回掃描的 C-V 量測造成的 VFB shift 也決定了電晶體的 Vth 在此量測中所造成的改變量。
量測捕獲電荷 (trapped charge) 需要給定入射電場強度(Estress)，此電場跨在介電 層兩端且用下列式子描述：
其中 Vg為閘極偏壓，EOT 單位為公分(cm)。在相同 sample 中不同偏壓掃描的條件會 有不一樣的 VFB shift，說明電場強度對此量測結果的影響。所以，我們在比較不同 sample 的遲滯特性時，需要將掃描條件固定，即電壓間距、頻率和完成掃描之時間。
所以，C-V 遲滯量測可以提供我們在定性上了解 MOS 結構中的缺陷電荷，而不 需要真的去了解實際電荷捕獲的情形
。
3.5.4 萃取金屬閘極之功函數 (Work Function)
我們利用 VFB 對等效氧化層厚度作圖，可以獲得 ms 和 QO 的數值，隨著 EOT 的遞減至零，氧化層中缺陷電荷的影響力也就越小，小到甚至可忽略，其中 ms 除 了與閘極電極材料相關之外，與氧化溫度，基材向位，表面捕獲密度及低溫退火的捕 獲電荷密度有關。