擴散阻障層的發展與要求

積體電路的物理結構，基本上是由許多不同材質的薄膜堆疊而 成，各層薄膜的厚度、組成，以及薄膜間的介面特性，皆會影響元件 在 IC 製程的良率(Yield)、產品電性功能與可靠性。

由於銅製程若以電鍍(Electroplating)及 CVD 方式製作薄膜，所鍍的 銅金屬連線層其結構仍不十分良好，尤其電鍍方式，常造成銅金屬薄 膜於存在較多的空孔，缺陷和接縫。因此，多層金屬連線製程會加入 熱處理之循環步驟，以改善銅膜結構的缺陷問題。此退火處理所需溫 度 約 400 ℃ 左 右 ， 可 提 供 薄 膜 結 構 中 之 銅 原 子 有 重 新 排 列 (Rearrangement)的能力。

再者，銅與矽在低溫下就會形成銅矽化合物，在經過反覆的退火

處理後，為防止產生深層能階的問題；或阻止與氧化性氣氛產生反應，

形成 Cu₂O 或 CuXO 等氧化物，造成表面腐蝕；所以需要一有效的擴散 阻障層。這層擴散阻障層在退火處理的高溫下必需能有效的抑制銅原 子擴散到矽元件內部，亦即此擴散阻障層需擁有良好的熱穩定性以提 高元件的壽命與可靠度。

由於積體電路後段製程中，元件的內部結構會遭遇高溫之熱循環 過程，因此擴散阻障層也需具備適當的熱及化學穩定性，以防止銅與 矽基材之間有高溫擴散或內部反應的產生。並且此一擴散阻障層亦可 作為一有效的黏著層，強化與銅及介電層的附著性。

當線寬進入深次微米階段，孔洞(Void)填充及擴散阻障層的應用也 需有所調整。孔洞的深寬比(Aspect Ratio)的增加與填充截面積的減少，

不但金屬導線層本身的電阻值會增加，又由於一般較內連接導線電阻 率為高之阻障層的加入，使整體電阻值更加遞增。因此，擴散阻障層 於製程的設計上不宜太厚，否則元件的有效電阻值會上升。然而，其 熱穩定性及阻障性質又和厚度有一定的正比關係，所以厚度的控制與 調整必須有適當的考量。

而就材料的特性來考量擴散阻障層對銅膜的阻隔和附著能力的 話，若阻障層不會與銅膜產生任何反應，則此阻障層可能具備了良好 的阻障特性，但卻會因此而缺乏與銅膜良好的附著性；相反地，兩者

間若有良好的反應介面存在，附著性會有一定的提昇，但是阻障的效 果也可能因此而降低。

基於以上的論述，現階段擴散阻障層材料的選擇必須符合下列幾 個要點：

(1) 高溫熱穩定性(Thermal Stability)：擴散阻障層不會因為後段製 程的高溫退火處理，使內部有結構性的改變，或與接觸之薄膜 層材料產生反應。阻障層的電性對高溫的阻抗性質也需一定的 水準，並有熱疲勞破壞(Thermal Fatigue)的能力，以提高元件 的壽命及可靠度。

(2) 化學穩定性(Chemical Stability)：各階段製程與後續清洗過程 常有酸鹼化學藥品或不同氣體的接觸，需有適當的抗腐蝕性 (Corrosion Resistance)以避免阻障層本身的變質。

(3) 低電阻係數(Resistivity)：擴散阻障層的薄膜導電性質要好，且 與金屬連線層堆疊所產生的有效串聯電阻值能盡量的減少，以 降低訊號傳遞過程的電阻電容時間延遲(RC Time Delay)。

(4) 良好的阻障性質：高溫下還能有效抑致銅原子擴散到矽元件內 部，並使介面處無層間原子或離子的交互反應與相互擴散。

(5) 具備適當的黏著性質：與銅膜和介電層有適當的附著性。與接 觸材料的介面平整性及粗糙度(Roughness)也須有所注意，此

對於薄膜的結構及電性也會有所影響。

(6) 由於阻障層材料的結構會影響後續鍍製之銅金屬膜結構，若結 構上能幫助銅膜形成較強烈的(111)緻密組織(Texture)，可提高 銅金屬導線層對電致遷移的阻抗能力。

作為一擴散阻障層，較高的熔點溫度是必要的，因此耐火金屬 (Refractory Metal)是很好的選擇，耐火金屬需幾乎不與銅互溶，即使在 高溫之下，與銅的溶解度也很低。此外，因為擴散阻障層材料選用的 不同，亦會影響其後鍍上之銅金屬膜的結構，我們期望銅膜能有較好 的<111>優選方向(Prefer Orientation)，以得到最緻密的結構，提高抗電 致遷移的能力^[65]。

2.5 擴散阻障層之機制與種類

當 A 材料沉積到 B 材料，再經由熱處理後造成 A 與 B 互相擴散而 使得元件特性被破壞掉。其中最著名的例子便是鋁薄膜經由擴散進入 矽基材中而造成突穿(Spiking)。此時，若於其中置入一良好的阻擋層 X，使得 A 與 B 無法直接接觸，則可避免此種情形，如圖 2.2。

擴 散 阻 障 層 通 常 被 分 類 為 三 種 ， 分 別 為 犧 牲 型 阻 障 層 (Sacrificial Barriers)、填塞型阻障層(Stuffed Barriers)及被動型阻障層

(Passivation Barriers)。以下分別敘述其機制:

(1) 犧牲型阻障層，能與材料 A、B 起反應，因此 A 或 B 經由擴 散進入阻障層 X (或 X 擴散進入 A 與 B)。若 X 與 A、B 之間 的反應速率及擴散速率夠慢，使得預期的犧牲型阻障層的壽 命大於預期元件的壽命，則犧牲型阻障層便達到目的。一旦 阻障層 X 完全與 A、B 形成化合物，則阻障層便完全失去阻 擋的效用。

(2) 晶界通常為快速擴散通道(Fast Diffusion Path)，因此若於沉積 阻障層時加入某些材料，使這些材料存在於阻障層晶界中，

則將使快速擴散通道被阻擋住；意即擴散阻障層的晶界因其 它材料的填補而阻擋了 A，B 之相互擴散，便稱為填塞型阻障 層。通常阻障層中的雜質濃度必須高於一定水準，才能有顯 著的效果。

(3) 當 X 不易與 A、B 起反應，且 A、B 於 X 中的固溶度很低，

此擴散阻擋層即稱為被動型阻障層。一良好的被動型阻障層 需具有很強的鍵結力，使得於接觸處與其它材料接觸時能維 持化學性質穩定而不與其起反應^[66]。

2.6 結語

過去數十年來，金屬鋁一直被用來當作晶片內部的導線材料。當 內連接導線尺寸變得狹窄，導線間的節距變得更小，以滿足深次微米 世代元件之性能要求時，業界往往為了降低鋁及其合金的電阻率和緩 和鋁的電致/應力遷移破壞而產生極大的困擾。特別是 0.25 微米世代以 下，元件運算的速度會因為電阻電容時間延遲(RC Time Delay)的增加 而顯著的下降。

因此，為降低鋁合金導線上述的缺點，在現有的製程能力下，銅 於是取代鋁成為金屬連接導線之首選。事實上，銅金屬本身就具有許 多先天上的優勢。例如：

(1) 由於銅具有低電阻的特性，阻值為 1.67 μΩ-cm，而鋁則為 2.66 μΩ-cm，因此以銅為導線的元件可承受更密集的電路排 列，如此可大大減少所需金屬層的數目，進而降低生產成本和 提昇電腦的運算速度。

(2) 比鋁還高四個數量級(Order)的抗電子遷移性，因此在相同密度 電流所形成的電子風(Electron Wind)的破壞下，以銅導線為架 構所堆疊製造出的元件要比鋁導線為架構的元件具有更高的 壽命及穩定性。

(3) 良好的抗熱/機械應力，故可防止空洞的形成及沉積薄膜的剝

落(Peeling)等等。

以上所說的這些優點，對元件的特性有很大的幫助，例如較快的速度；

可降低 Cross talk；以及具有較小的 RC 時間常數^[67]。

再者，銅無法用傳統的乾式蝕刻技術來進行導線佈植，因此目前 工業界大部採用新一代的導線製作技術大馬士革(Damascene)法來做銅 導線的充填。將銅充填至嵌式結構之中的方式主要有二種︰

(1) 乾式製程：乃利用化學氣相沉積加上物理氣相沉積回流來達到 銅導線的鑲嵌；

(2) 濕式製程：為製作銅導線的主流，此法利用物理氣相濺鍍法沉 積一層薄的種晶層(Seed Layer)在嵌式結構的表面，再利用電鍍 的方式將銅充填至嵌式結構內。此項技術需要用到兩個重要的 製程步驟。第一，為了預防銅藉由擴散方式進入介電層之中而 造成漏電，同時也為了避免銅與矽基材產生反應，因此在銅鑲 嵌之前必須加一阻障層，以避免導線和導線間的漏電。此阻障 層必須能夠防止銅的擴散、具有低阻抗、對介電層以及銅膜的 附著性良好、及良好的化學機械研磨相容性。在目前已知的材 料中，以鉭(Tantalum，Ta) 和氮化鉭(Tantalum Nitride，TaN) 具 有最好的銅阻擋能力。第二，阻障層製作完畢之後，必須再製 作一層薄、均勻而且連續的種晶層，藉以提高附著力並促進電

鍍時銅的生長。

當積體電路製造進入深次微米時代，銅勢必取代鋁合金，成為金 屬內連接導線的主流。然而，銅導線因擴散係數高，會在矽基材中形 成深層能階缺陷，使元件電性劣化；加以銅對介電層的附著性差，會 嚴重地影響元件的效能。是故需藉由合金化擴散阻障層的研究來克服 銅導線先天的缺點；而高附著性、高抑制銅擴散能力及低電阻率的擴 散阻障層如：TiN、TaSiN、WN、Ta、TaN 以及新穎的 CoWP 等都是 研究的重點。再者，某些金屬擴散阻障層的晶體結構的優選方向(例如：

<111>、<200>、 <0002>等)會直接影響後續沉積銅金屬膜的晶體結構 的優選方向(例如：<111>、<200>或是二者混合)。因此，探討銅金屬膜 與擴散阻障層間的關係是現今最重要的^[68]。

圖 2.1 顯示 5 個薄膜沉積步驟的分解圖。(1) 成核，(2)晶粒成長，

(3)晶粒聚結，(4)縫道填補，及(5)沉積膜的成長。

圖示來源:莊達人，VLSI 製造技術 (1)

(2)

(3)

(4)

(5)

圖 2.2 擴散阻障層(X)置入 A 材料和 B 材料之間之示意圖。

B A

B X

A

第三章 實 驗 步 驟

3.1 前言

根據文獻^[69]，以 CVD 方式沉積具有柱狀晶結構(Columnar Structure) 之鈦擴散阻障層其熱穩定性較非晶質(Amorphous)結構之鈦擴散阻障 層還來得差；然而以 CVD 方式沉積非晶質結構之鈦擴散阻障層，雖具 備極佳的擴散阻擋能力及熱穩定性，但其電阻率卻比用 PVD 方式沉積 之鈦擴散阻障層來得更高許多。

故本文試以 PVD 方式沉積電阻率較低之鈦基擴散阻障層，同時藉 由鋁的摻雜，使銅膜表面形成一抗氧化層或與介電材料之附著層。又 因氮原子的加入可以改善抗電致遷移的現象，故將會在不同的氮流量 下沉積鈦基擴散阻障層。

3.2 試片製程

本實驗採用 4 吋及 6 吋，P-type，(100)方向的矽晶片。

鍍膜前，將晶片以去離子水沖 5 分鐘，接著放入硫酸與雙氧水的 混合液(H2SO4 900ml+H2O2 300ml)，溫度維持在 75~85℃泡 10 分鐘，以

鍍膜前，將晶片以去離子水沖 5 分鐘，接著放入硫酸與雙氧水的 混合液(H2SO4 900ml+H2O2 300ml)，溫度維持在 75~85℃泡 10 分鐘，以