第四章 模擬結果與數據討論
4.1 模擬結果
我 們 利 用 ADS 來 設 計 與 模 擬 VCO 電 路 架 構 ， 模 擬 完 所 得 到 的 為 Pre-simulation 結果，接著經由 Layout 軟體 Laker 進行電路佈局，使用 Calibre 執 行 DRC 以及 LVS 驗證，(LVS 所需要用到的 Spice 檔是利用 Virtuso 畫出相同 Pre-simulation 的電路架構後再將其轉換成 H-spice 的 netlist)，最後再利用 PEX 將附有寄生電阻電容的電路檔轉出來，之後將其改變的參數與元件更改替換回到 ADS 的電路中，再利用 ADS 來模擬出 Post-simulation 的結果來觀察其振盪頻率、
相位雜訊的偏移量。
Pre-layout simulation 時所使用的 Hspice 的 netlist 電路檔見附錄 A.，把此 netlist 檔匯入 Laker 進行 LVS 模擬，模擬確認無誤後再反過來從 Laker 把加入寄 生效應的 netlist 檔匯出來。將此 netlist 檔重新在 ADS 中將寄生效應以附加元件 的方式加入到原來 Pre-simulation 的電路中，即可產生 Post-simulation 模擬結果。
將 Pre-layout simulation & Post-simulation 模擬結果作比較即可得到因製程寄生效 應所可能造成的性能差異。Tuning range 比較圖如圖 4.1 所示，其性能差異見表 4.1。Phase noise 比較圖如圖 4.2 所示，其性能差異見表 4.2。Output waveform 比 較圖如圖 4.3 所示。
31
表 4.1 Pre-simulation 與 Post-simulation 之 Tuning Range 比較 Pre-simulation Post-simulation Var1 (V) 0.7~1.9 0.7~1.9 Tuning Range (GHz) 0.503~1.661 0.416~1.514
Mark m1~m2 m3~m2
圖 4.1. Tuning Range (a) Pre-simulation (b) Post-simulation
表 4.2 Pre-simulation 與 Post-simulation 之 Phase Noise 比較 Pre-simulation Post-simulation
Var1 (V) 1.5 1.6
Phase Noise (dB) -102.146 -103.33
Mark m3 m1
33
圖 4.3. Output Waveform (a) Pre-simulation (b) Post-simulation
針對調整頻率，我們模擬出頻率最高與最低兩個端點的輸出訊號強度，當 VAR1(max)=1.9V，中心頻率=1.618GHz 時的模擬結果如圖 4.4，
VAR1(min)=0.7V，中心頻率=0.431GHz：時的模擬結果如圖 4.5：
圖 4.4. VAR1(max)=1.9V (a) Output Waveform (b) 輸出訊號強度
35
圖 4.5. VAR1(min)=0.7V (a) Output Waveform (b) 輸出訊號強度
經過上述的模擬之後我們可以計算出此電路整體的 Kvco 範圍：
V V MHz
V
GHz
K VCO GHz 1025 /
7 . 0 9 . 1
431 . 0 661
.
1
從 Tuning Range 的模擬圖中可以推算出線性 Kvco 範圍為 0.7~1V 之間，這段範 圍的 Kvco 則為：
V V MHz
V
GHz
K VCO GHz 2423 . 3 /
7 . 0 1
431 . 0 158
.
1
36
在進行完 post-simulation 後，為了驗證製程變異對 VCO 性能的影響，我們 另外再利用 Hspice 來模擬出 NMOS 與 PMOS 分別在 TT、SS、FF 三種情況下的 模擬結果。TT 指的是 NMOS 與 PMOS 都在標準(typical)情況下的模擬，一般第 一個字母代表 NMOS，第二個字母代表 PMOS，此狀態的模擬將是得到最優化 的結果，模擬結果如圖 4.6 所示。FF 指的是 NMOS 與 PMOS 都在電流大(fast) 情況下的模擬，模擬結果如圖 4.7 所示。SS 指的是 NMOS 與 PMOS 都在電流小 (slow)情況下的模擬，模擬結果如圖 4.8 所示。綜合性能比較結果如表 4.3 所示。
圖 4.6. TT 模擬結果
Tuning Range (GHz) Phase Noise (dBc/MHz)
m2
m3
m2indep(m2)=
plot_vs(freq[1], HB.vc)=1.514E91.900 m3indep(m3)=
plot_vs(freq[1], HB.vc)=4.161E80.700
m1 m1indep(m1)=
plot_vs(pnmx, noisefreq)=-103.325 vc=1.600000
1000000.000
Output Waveform
37
圖 4.7. FF 模擬結果
Tuning Range (GHz) Phase Noise (dBc/MHz)
m2
m3
m2indep(m2)=
plot_vs(freq[1], HB.vc)=1.442E92.000 m3indep(m3)=
plot_vs(freq[1], HB.vc)=3.734E80.700
1000000.000 -104.296 m1
m1indep(m1)=
plot_vs(pnmx, noisefreq)=-104.627 vc=1.800000
1000000.000
Output Waveform
38
Output Waveform
圖 4.8. SS 模擬結果
表 4.3 製程變異比較表
製程變異 SS TT FF
Tuning Range (GHz) 0.37~1.39 0.42~1.51 0.37~1.44 Phase Noise@1MHz
(dBc/Hz) <-104.87 < -103.33 < -104.63 Power consumption
(mW) 71.2 75 77.3
FOM -149.8 dBc@1MHz -147.5dBc@1MHz -149.1dBc@1MHz
Tuning Range (GHz) Phase Noise (dBc/MHz)
m2
m3
m2indep(m2)=
plot_vs(freq[1], HB.vc)=1.393E92.000 m3indep(m3)=
plot_vs(freq[1], HB.vc)=3.714E80.700
m1 m1indep(m1)=
plot_vs(pnmx, noisefreq)=-104.870 vc=1.800000
1000000.000
mW
P f
f f
L 2 0log 10 log 1
FOM 0
39
4.2 輸入電壓變動的模擬結果
因為
振盪器對於輸入電源之變動影響頗大，所以在此章節我們真對輸入電壓 VCC 的變動來做 Tuning Range 以及 Phase noise 來模擬。我們將輸入電壓設定到可 使系統維持振盪的最低電壓 2.3V 來模擬此時的特性，模擬結果如圖 4.9，
圖 4.9. VCC(min)=2.3V (a)Tuning Range (b)Phase Noise
VCC 最低為 2.3V，如再低則會使得系統在調頻的最低電壓 0.7V 時無法持續振盪 此時的頻寬縮短為 0.962GHz，可調頻的電壓也縮小到 1.5V，此狀態下的相位雜 訊為-100.817dBc/Hz。
VCC 的最大值則設定為使用 3.3V 製程條件再加上 10%的電壓變漂移量來進行
模擬，模擬結果如圖 4.10，
41
VCC 電壓越高,其頻寬則會越窄模擬到 5.5V 的 VCC 時頻寬只剩下 1.114GHz 在 VCC=3.63V 時的相位雜訊為-102.557dBc/Hz