為了能夠量測基底雜訊對時間抖動以造成的影響，我們配合偵測電路工作環境中的 變數PVT，提出一個全新的架構，整體的架構圖如圖 3.3 所示。我們將其分成幾個區塊：
在左下方中的數位電路是待測電路，在此是一個乘法器，我們利用一個偽隨機序列產生 器(PRBS) 用以產生亂碼測試信號，並讓乘法器工作在一個受到基底雜訊干擾的環境之 下，再以一個並聯輸入信號暫存器 (MISR)用以壓縮輸出並據此判斷電路工作正常與 否。左上方是我們的雜訊產生器(Noise Generator)，我們將產生的雜訊經過電容偶合進基 底，產生基底雜訊；而圖中以虛線表示的反向器串鏈(Inverter Chain)是用來吸收我們所 產生的基底雜訊，經由延遲效應(Delay Effect)，將雜訊電壓轉換成時間抖動，再經由圖 右的量測電路測量時間抖動的大小。而在右上方環形震盪器(Ring Oscillator)，我們將其 設計成和待測電路有同樣的組合深度(Combinational Depth)，因此我們只要偵測環形震 盪器所震盪的頻率就可以知道當時的工作情況，以及乘法器在不受到基底雜訊干擾時的 工作頻率。
圖3. 3 整體電路架構
3.4 基底模組
為了能夠模擬出我們所輸入的基底雜訊以供之後量測作比較，我們必須要去對基底 電阻、雜訊源，以及受干擾電路去作額外的模組。
基底偶合的近場和遠場效應
由於基底是一個很複雜的電磁體，若要用早期的方式精確的方式來模擬基底，需要 非常龐大的電阻、電容網路，也違背我們以量測電路為主的目的，因次我們的模組放棄 以高精確方法來模擬，而是以基底的影響反推回來，所建立出來的模組[27][28]。若效 應越大則等效的電阻就越小，反之則越大。對於基底的效應，以我們最初的了解而言，
距離越近雜訊影響的越大，電阻值越小；反之則影響越小，電阻值越大。但其實距離對 基底效應的影響並不是如此的單純。我們大致上可以距離的遠近分成兩個區域效應：一 種是近場區域(Near-Field Region)，另一種是遠場區域(Far-Field Region)，示意圖如圖 3.3、圖 3.4：
圖3. 4 近場效應 圖 3. 5 遠場效應
當雜訊源和被干擾電路很靠近時，其電流的擴散效應(Spreading Effect)會變得明 顯，其之間偶合的能力與大小以及形狀有很大的關係，且等電位線靠的很近，所以當一 邊的電位有變化時，另一邊馬上也會有很劇烈的變化，在此時的電阻值很小且會隨著距 離不斷的上升，通常我們以接觸點(Contact)的大小為準，當兩個接觸點的距離已遠大於 接觸點的大小時，我們可以視為兩個塊狀的點，兩個接觸點之間耦合的能力會漸漸趨於 飽和，電阻值上升的速度會趨於平緩。
Z矩陣和R矩陣表示法
所看到的等效輸入阻抗。而相互阻抗(Mutual-Impedance)Z ，則是指當其餘接觸點為開ij 路時，接觸點i 和接觸點 j 之間的偶合阻抗。22 22 12 11 合用在行為層級(Behavior Level)，像是 Verilog-A 的模擬方法。反觀 R 矩陣，其矩陣中 的元素很直接的表示出其電路的阻抗，因此適用於電路層級(Circuit Level)。因此我們為
cont
distance for contact to contact (um)
substrate resistance (k ohm)
Resistance for different contact size and distance of contact-to-contact
um
contact to +
⋅ +
0 50 100 150
distance for contact to contact (um)
substrate resistance (k ohm)
Resistance for 0.7um contact size
圖3. 9 近場效應和遠場效應比較圖
自我阻抗
而自我電阻(Self- Impedance)是根據[6]，如 (3.14) ，以接觸點的線電阻和面電阻並 聯而得。
Vsub
Vsub
圖3. 10 雜訊偶合進基底的示意圖
其中Vsub為雜訊源偶合進基底的電壓，P 為最大振幅，t 為雜訊源的週期，τ 為偶合 電容和基底電阻所形成的時間常數。為了能讓信號完整個偶合進基底，必須讓時間常數 t，在考慮的雜訊源的最低頻率大約是50MHz 以及雜訊源到被攻擊電路之間總共的 基底電阻值約為200kΩ，我們選擇了 1pF 的電容，使得時間常數 大約是雜訊源週期 t 的十倍。
>>
τ
τ
而為了能使我們注入的雜訊方式更趨近於實際的基底雜訊，我們選擇了N 型的
MOSFET 電容。將雜訊電壓由閘極輸入，將 NMOS 中的源極、汲極以及基體相連，使 得源極和汲極的偶合電壓可以經由基體的接觸點將電壓注入基底。而當雜訊產生器的輸 入電壓震盪時，源極和汲極的電壓也會因為接面電容將電壓偶合進基底，造成額外的基 底雜訊。其佈局圖如圖3.9 所示：
圖3. 11 NMOS 電容佈局圖
在前一小節已決定用0.7μm為半徑的接觸點大小，在電路佈局上我們是以一個等面 積的方形接觸點作近似。但因為佈局規則的原因，我們只能用許多以最小面積的接觸點 組成我們所想要的大小，如圖3.12 所示：
m 18 . 0 μ m
08 . 10 μ
m08.10μ
圖3. 12 接觸點佈局示意圖
接者我們將我們已有的佈局圖作出模組圖。如圖3.13 所示，圖中紅色虛線所框起來的部 分是spice 已經建立的模組，橫向電阻為 MOSFET 的基體到基體接觸點之間的距離所產 生的電阻，我們用 (3.7) 得到阻值；而縱向的電阻則根據 (3.14) ，所表示的自我電阻 做近似。
圖3. 13 電容模組
反向器佈局和模組
由於我們是由反向器吸收基底雜訊轉換成時間抖動，因此除了對基底電阻以及電容 作模組外，我們也必須對反向器作額外的模組，圖3.13 為反向器的佈局圖，我們以實際
的佈局分布來作為我們模組的參數。 ANW= 11.13μm2 PNW= 14.8μm
圖3. 15 反向器模組
3.5 本章總結
在本章節中，我們根據現在製程技術與電路設計趨勢，確立了我們所要分析的基底 雜訊為數位電路對數位電路的影響，以及介紹整體的架構，並且對基底電阻、電容以及 反向器作額外的模組，決定了我們雜訊源所需要的電容大小以及接觸點的大小。
第四章
電路分析與介紹
4.1 前言
在這章節我們將會介紹我們的電路架構作詳細的介紹，在4.2 節我們先介紹電路中 以壓控震盪器為主的雜訊產生器，在4.3 節介紹以 PRBS、乘法器以及 MISR 所組成的 驗證電路，在4.4 節中介紹我們最主要的量測基底雜訊電路，而在 4.5 和 4.6 節將會分析
佈局後的模擬結果，和呈現出整體的佈局圖以及對電路的量測考量，最後在4.7 節作整
章節的總結。